[发明专利]半导体器件的制造方法和半导体器件有效
申请号: | 201110164683.0 | 申请日: | 2011-06-20 |
公开(公告)号: | CN102842503A | 公开(公告)日: | 2012-12-26 |
发明(设计)人: | 何永根;涂火金 | 申请(专利权)人: | 中芯国际集成电路制造(北京)有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/12;H01L29/78 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人: | 陈新 |
地址: | 100176 北京市*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及制造半导体器件的方法和半导体器件。根据该方法,首先在衬底上依次形成电介质层和伪栅极材料叠层,该伪栅极材料叠层可以包括硅层和位于硅层上的至少一个锗硅层。然后对伪栅极材料叠层和电介质层进行图案化以分别形成伪栅极和栅极电介质层。接下来,在伪栅极和栅极电介质层的两侧形成侧壁间隔件,并形成具有嵌入式锗硅结构的源区和漏区。然后,去除伪栅极以形成开口,并且在开口中填充栅极材料,栅极材料例如可以是金属。在替换式栅极技术中,本发明的方法通过采用包括硅层和锗硅层的叠层作为伪栅极,与传统的多晶硅伪栅极工艺相比,能够进一步提升MOS器件的沟道压应力,从而提高载流子迁移率。 | ||
搜索关键词: | 半导体器件 制造 方法 | ||
【主权项】:
一种制造半导体器件的方法,包括:在衬底上依次形成电介质层和伪栅极材料叠层,所述伪栅极材料叠层包括硅层和位于该硅层上的至少一个锗硅层;图案化所述伪栅极材料叠层以形成伪栅极,并且图案化所述电介质层以形成栅极电介质层;在伪栅极和栅极电介质层的两侧形成侧壁间隔件;形成具有嵌入式锗硅结构的源区和漏区;去除伪栅极以形成开口;以及在所述开口中填充栅极材料。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110164683.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造