[发明专利]采样开关电路

摘要

本发明公开一种采样开关电路，包括一升压开关电路与一高电压补偿开关，其通过将该升压开关与该高电压补偿开关并联，使得该升压开关的导通电阻随采样模拟信号电压的增加而增加，而使该高电压补偿开关的导通电阻随采样模拟信号电压的增加而减小，最终使本发明采样开关电路的总导通电阻变化较小，通过本发明，提高了采样开关的线性度，可以满足高速、高精度的采样保持电路的需要。

主权项

一种采样开关电路，至少包括：升压开关电路，包含第一开关、第二开关、第三开关、第四开关、升压电容、一反相器以及一NMOS晶体管，其中该第一开关与该第二开关相互串联接于电源电压与该NMOS晶体管之栅极之间，该第二开关与该第四开关串联接于输入电压与地之间，并接至该NMOS晶体管之漏极，该升压电容接于该第一开关与第二开关的中间节点与该第三开关和该第四开关的中间节点之间，该反相器的输入端接时钟信号，并控制该第二开关与该第四开关，该反相器的输出端控制该第一开关与该第三开关，该NMOS晶体管的源极接至一采样保持电；以及高电压补偿开关，并联于该NMOS晶体管的源漏端，以于该NMOS晶体管之导通电阻随采样模拟信号电压增加而增大时，该高电压补偿开关的导通电阻减小。