[发明专利]一种改进扫描链单元及基于该改进扫描链单元和时钟控制逻辑的在线测试方法

摘要

一种改进扫描链单元及基于该改进扫描链单元和时钟控制逻辑的在线测试方法，属于数字集成电路SOC测试技术领域，本发明为解决目前对时序电路进行完备性在线测试的方法仅能用于非并发测试，且每组向量仅能工作一个时钟周期的问题。本发明所述改进扫描链单元的第一选择器的1输入端与第二选择器的0输入端相连，第二选择器的1输入端与第一选择器的0输入端相连，第一选择器的输出端与测试触发器的D端相连，测试触发器的Q端与第三选择器的0输入端相连，测试触发器的Q端还与第四选择器的1输入端相连，第二选择器的输出端与功能触发器的D端相连，功能触发器的Q端与第四选择器的0输入端相连，功能触发器的Q端还与第三选择器的1输入端相连。

主权项

一种改进扫描链单元，其特征在于，所述改进扫描链单元(1)包括第一选择器(1‑1)、第二选择器(1‑2)、第三选择器(1‑3)、第四选择器(1‑4)、测试触发器(1‑5)和功能触发器(1‑6)，第一选择器(1‑1)的使能端输入信号为mode[1]，第二选择器(1‑2)的使能端输入信号为mode[0]，第三选择器(1‑3)的使能端输入信号为mode[0]，第四选择器(1‑4)的使能端输入信号为mode[1]；第一选择器(1‑1)的0输入端作为所述改进扫描链单元(1)的测试单元扫描数据输入端，输入测试扫描数据SI，第一选择器(1‑1)的1输入端与第二选择器(1‑2)的0输入端相连，第二选择器(1‑2)的0输入端作为所述改进扫描链单元(1)的功能数据输入端，输入功能数据FI，第二选择器(1‑2)的1输入端与第一选择器(1‑1)的0输入端相连，第一选择器(1‑1)的输出端与测试触发器(1‑5)的D信号输入端相连，测试触发器(1‑5)的Q信号输出端与第三选择器(1‑3)的0输入端相连，测试触发器(1‑5)的Q信号输出端还与第四选择器(1‑4)的1输入端相连，测试触发器(1‑5)的时钟信号为TCLK，第三选择器(1‑3)的输出端为扫描数据输出端，输出扫描数据SO；第二选择器(1‑2)的输出端与功能触发器(1‑6)的D信号输入端相连，功能触发器(1‑6)的Q信号输出端与第四选择器(1‑4)的0输入端相连，功能触发器(1‑6)的Q信号输出端还与第三选择器(1‑3)的1输入端相连，功能触发器(1‑6)的时钟信号为FCLK，第四选择器(1‑4)的输出端为功能数据输出端，输出功能数据FO。