[发明专利]写入电路、读取电路、内存缓冲器及内存条

摘要

本发明提供一种写入电路、读取电路、内存缓冲器及内存条。其中，所述写入电路包括：数据采集单元、第一校验单元、数据还原单元、第一校验数据生成单元、第一调整单元及写入单元；所述读取电路包括：数据读取单元、第二校验单元、输出数据生成单元、第二校验数据生成单元、第二调整单元及输出单元；所述内存缓冲器包括前述写入电路及读取电路；所述内存条包括前述内存缓冲器及多个与所述内存缓冲器连接的内存芯片。本发明的优点在于：能以低功耗方式与内存控制器进行数据传输，并能将基于转位控制数据所传输的数据读出或写入DDR4内存芯片。

主权项

一种将数据写入内存芯片的写入电路，其特征在于包括：数据采集单元，设有第一数据总线与第一数据转位控制线，用于每一次由第一数据总线采集a个数据及由第一数据转位控制线采集与每a个数据对应的第一转位控制数据，以累计采集a*b个待校验的数据及a个校验数据；第一校验单元，连接所述数据采集单元输出端，用于根据来自数据采集单元的a个校验数据来校验来自数据采集单元的a*b个待校验的数据以及b个第一转位控制数据是否出错，以输出数据正确与否的第一校验结果；数据还原单元，连接所述数据采集单元的输出端，用于当来自数据采集单元的第一转位控制数据为第一数值时将与该转位控制数据对应的a个待校验的数据取反后输出，否则直接将该a个待校验的数据输出；第一校验数据生成单元，连接所述数据还原单元的输出端，用于分别根据来自数据还原单元的a*b个数据中的a1*b个数据与a2*b个数据，来分别生成一组第一校验数据，其中，a1*b+a2*b等于a*b；第一调整单元，连接所述第一校验数据生成单元与第一校验单元的输出端，用于当第一校验单元输出数据错误的第一校验结果时调整每一组第一校验数据，否则不予调整；写入单元，分别连接所述第一调整单元及所述数据还原单元的输出端，用于将来自所述数据还原单元的a*b个数据中的a1*b个数据及第一调整单元输出的与该a1*b个数据对应的一组第一校验数据通过第二数据总线输出到一个内存芯片，将来自所述数据还原单元的a*b个数据中的a2*b个数据及第一调整单元输出的与该a2*b个数据对应的一组第一校验数据通过第二数据总线输出到另一个内存芯片。