[发明专利]堆叠式半导体封装及其堆叠方法

摘要

本发明公开了一种堆叠式半导体封装及其堆叠方法，可应用于具有短到使得半导体芯片不能直接结合到一起的管脚的半导体芯片。印刷电路板PCB被插入到上层半导体芯片的管脚和堆叠式半导体芯片的主体的外部之间的空间中。PCB包括在与各个管脚对应的位置处的多个导电图案。各个导电图案与上层和下层半导体芯片的对应的各个管脚结合到一起。PCB在一侧上包括多个凹槽图案，凹槽图案具有与半导体芯片的管脚相同的间距。设置PCB横跨下层半导体芯片的管脚，从而容易地布置堆叠式半导体芯片与PCB。

主权项

一种堆叠式半导体封装，包括：第一半导体芯片，被配置成在至少一侧上包括多个第一管脚，用于与外部电路连接；第二半导体芯片，被配置成堆叠在所述第一半导体芯片之上，并且在与所述第一管脚对应的至少一侧上包括多个第二管脚，所述第二管脚具有朝向所对应的第一管脚的上部延伸并且与所对应的第一管脚的上部隔离的端部；印刷电路板PCB，被配置成设置在所述第二管脚与所述第一和第二半导体芯片的芯片主体之间的空间中并且沿着所述第一和第二半导体芯片的长度，并且包括多个导电图案，每一个所述导电图案均从所对应的第二管脚的所述端部朝向所对应的第一管脚的所述上部延伸；以及多个结合部，每一个结合部都被配置成电连接所述PCB的导电图案、对应第二管脚的端部和对应第一管脚的上部。