[发明专利]在高介电常数金属栅工艺中避免损伤浅沟槽隔离的方法无效
申请号: | 201110206425.4 | 申请日: | 2011-07-22 |
公开(公告)号: | CN102437033A | 公开(公告)日: | 2012-05-02 |
发明(设计)人: | 周军;傅昶 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/336 |
代理公司: | 上海新天专利代理有限公司 31213 | 代理人: | 王敏杰 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明在高介电常数金属栅工艺中避免损伤浅沟槽隔离的方法解决了现有技术中刻蚀形成栅极的过程中容易对浅沟槽隔离造成损伤,从而导致浅沟槽隔离失效,形成短路的问题,通过在形成第一栅结构和第二栅结构的过程中加入刻蚀阻挡层,从而有效避免了对浅沟槽隔离的损伤。 | ||
搜索关键词: | 介电常数 金属 工艺 避免 损伤 沟槽 隔离 方法 | ||
【主权项】:
一种在高介电常数金属栅工艺中避免损伤浅沟槽隔离的方法,在一衬底上形成浅沟槽隔离区域,其特征在于,包括以下步骤: 在衬底上淀积一层刻蚀阻挡层;对刻蚀阻挡层进行刻蚀,仅保留覆盖在器沟槽隔离区域上的刻蚀阻挡层;在衬底上依次淀积一第一高介电常数层、一第一金属栅材料层和一第一多晶硅层,第一高介电常数层、第一金属栅材料层和第一多晶硅层同时覆盖在残留的刻蚀阻挡层上; 对第一高介电常数层、第一金属栅材料层和第一多晶硅层进行刻蚀,仅保留浅沟槽隔离区域一侧的部分第一高介电常数层、第一金属栅材料层和多晶硅层; 在衬底上依次淀积一第二高介电常数介质层、一第二金属栅材料层、一第二多晶硅层,第二高介电常数介质层、第二金属栅材料层、第二多晶硅层同时覆盖在残留的刻蚀阻挡层上; 对第二高介电常数介质层、第二金属栅材料层、第二多晶硅层进行刻蚀,仅保留浅沟槽隔离区域另一侧的部分第二高介电常数介质层、第二金属栅材料层、第二多晶硅层; 刻蚀去除残留的刻蚀阻挡层; 在衬底上淀积第三多晶硅层作为覆盖层,进行刻蚀,在浅沟槽隔离区域的两侧形成第一栅结构和一第二栅结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110206425.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造