[发明专利]自对准沟道掺杂抑制CMOS短沟道效应及其制备方法

摘要

本发明自对准沟道掺杂抑制CMOS短沟道效应及其制备方法解决了现有技术中1、会对源漏掺杂进行补偿，造成源漏寄生电阻值增大；2、会影响源衬、漏衬PN结的profile，造成它们的反偏漏电流增大；3、可能会增大源衬、漏衬PN结的结深Xj，从而对抑制SCE起反作用的问题，本发明实现了CMOS器件沟道区自对准掺杂，形成沟道下重掺杂埋层，而源漏区域不受影响，从而有效抑制短沟道效应，提升了器件的性能。

主权项

一种自对准沟道掺杂抑制CMOS短沟道效应及其制备方法，在一硅基板中形成有通过后栅极工艺制成的包含一第一晶体管和一第二晶体管的后栅极高介电常数双MOS结构，其特征在于，包括以下步骤：    步骤a：将第一晶体管器件的第一晶体管栅槽和第二晶体管器件的第二晶体管栅槽内的样本栅去除,在去除第一晶体管栅槽和第二晶体管栅槽内的样本栅的过程中将薄氧化层保留；    步骤b：在第一晶体管和第二晶体管上旋涂光刻胶，将第一晶体管栅槽和第二晶体管栅槽填充；    步骤c：进行光刻，去除第一晶体管器件上覆盖的光刻胶，并去除第一晶体管栅槽内的光刻胶；    步骤d：在第一晶体管栅槽内注入受主杂质，使第一晶体管沟道下形成第一埋层重掺杂；    步骤e：去除第二晶体管上以及第二晶体管栅槽内剩余的光刻胶；    步骤f：在第一晶体管和第二晶体管上再次旋涂光刻胶，将第一晶体管栅槽和第二晶体管栅槽填充；    步骤g：再次进行光刻，去除第二晶体管器件上覆盖的光刻胶，并去除第二晶体管栅槽内的光刻胶；    步骤h：在第二晶体管栅槽内注入施主杂质，使第二晶体管沟道下形成第二埋层重掺杂；    步骤i：去除第一晶体管上以及第一晶体管栅槽内剩余的光刻胶；    步骤j：进行退火，以激活注入离子；    步骤k：进行常规的后栅极高介电常数器件制备工艺。