[发明专利]MOS晶体管的制造方法有效
| 申请号： | 201110209736.6 | 申请日： | 2011-07-25 |
| 公开（公告）号： | CN102903636A | 公开（公告）日： | 2013-01-30 |
| 发明（设计）人： | 赵猛 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/265 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅;李时云 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种MOS晶体管的制造方法，通过顶部低于所述栅氧化层底部的侧墙来抑制后续轻掺杂源/漏区(LDD)离子注入后的径向扩散，控制形成的轻掺杂源/漏(LDD)延伸区的深度，以使获得的超浅结更浅，减小短沟道效应，降低结电容；进一步的，通过应变硅层和锗硅层增大电荷迁移率，降低结电容和结漏电。 | ||
| 搜索关键词： | mos 晶体管 制造 方法 | ||
【主权项】：
一种MOS晶体管的制造方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成栅极结构，所述栅极结构包括栅氧化层以及位于所述栅氧化层上的多晶硅层；氧化所述栅极结构的侧壁以形成氧化壁；以所述栅极结构及氧化壁为掩膜，去除部分所述半导体衬底；再氧化保留的半导体衬底的上表面以形成表面氧化层；刻蚀所述表面氧化层以在栅极结构及氧化壁下方保留的半导体衬底两侧形成侧墙，所述侧墙的顶部低于所述栅氧化层的底部；在所述半导体衬底上形成硅外延层，并平坦化所述硅外延层的顶部至所述栅氧化层的底部；以所述栅极结构及氧化壁为掩膜，在所述硅外延层中进行轻掺杂源/漏区离子注入以形成超浅结。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110209736.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种基于触摸屏的多系统控制装置
- 下一篇：触控显示设备、触控装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
