[发明专利]半导体装置

摘要

本发明提供一种半导体装置。在包括CMOS反相器的存储器单元中，抑制以因漏电流导致的栅极布线的限制和设计规则的限制为起因的存储器单元的面积的增大。作为包括第一反相器(IV1)和第二反相器(IV2)的存储器单元(1A)的第一金属层，配置第一布线(FL1)和第二布线(FL2)。第一布线与第一反相器的2个漏极(D)和第二反相器的第二栅极布线(GL2)连接。第二布线与第二反相器的2个漏极(D)和第一反相器的第一栅极布线(GL1)连接。第一布线被配置成与第二栅极布线重叠，第二布线被配置成与第一栅极布线重叠。在比第一金属层更上层中，配置了第二金属层和比其更上层的第三金属层。

主权项

一种半导体装置，具备存储器单元，该存储器单元包括由P沟道的第一晶体管和N沟道的第二晶体管构成的第一CMOS反相器和由P沟道的第三晶体管和N沟道的第四晶体管构成的第二CMOS反相器，该半导体装置的特征在于，所述存储器单元具备：第一栅极布线，在所述第一和第二晶体管中共同配置；第二栅极布线，在所述第三和第四晶体管中共同配置；第一布线，作为比所述第一和第二栅极布线上层的第一金属层而配置，并连接到所述第一和第二晶体管的各漏极和所述第二栅极布线；第二布线，作为所述第一金属层而配置，并连接到所述第三和第四晶体管的各漏极和所述第一栅极布线；比所述第一金属层还上层的第二金属层；以及比所述第二金属层还上层的第三金属层，所述第一布线与所述第二栅极布线重叠，所述第二布线与所述第一栅极布线重叠。