[发明专利]一种FPGA 原型验证时钟装置有效
| 申请号： | 201110242837.3 | 申请日： | 2011-08-23 |
| 公开（公告）号： | CN102306034A | 公开（公告）日： | 2012-01-04 |
| 发明（设计）人： | 郭文帅;刘永宏 | 申请（专利权）人： | 北京亚科鸿禹电子有限公司 |
| 主分类号： | G06F1/08 | 分类号： | G06F1/08 |
| 代理公司： | 北京润泽恒知识产权代理有限公司 11319 | 代理人： | 苏培华 |
| 地址： | 100191 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供了一种FPGA原型验证时钟装置，涉及FPGA原型验证领域。所述的装置包括包括主控芯片，第一FPGA芯片，第二FPGA芯片，以及同时连接第一FPGA芯片和第二FPGA芯片的外部时钟输入输出电路；一端连接主控芯片、另一端分别连接第一FPGA芯片和第二FPGA芯片的内部可编程时钟电路；直连第一FPGA芯片、或者第二FPGA芯片、或者同时连接第一FPGA芯片和第二FPGA芯片的外直插晶振电路；从第一FPGA芯片指向第二FPGA芯片的源同步时钟电路；和/或，从第二FPGA芯片指向第一FPGA芯片的源同步时钟电路。用于将第一FPGA芯片或第二FPGA芯片的反馈时钟引入主控芯片，以及将调整后时钟引入第一FPGA芯片和第二FPGA芯片的反馈时钟电路。本申请实现了多种时钟的集中管理，最大化了系统时钟资源利用率。 | ||
| 搜索关键词： | 一种 fpga 原型 验证 时钟 装置 | ||
【主权项】：
一种FPGA原型验证时钟装置，其特征在于：包括主控芯片，第一FPGA芯片，第二FPGA芯片，以及同时连接第一FPGA芯片和第二FPGA芯片的外部时钟输入输出电路；一端连接主控芯片、另一端分别连接第一FPGA芯片和第二FPGA芯片的内部可编程时钟电路；直连第一FPGA芯片、或者第二FPGA芯片、或者同时连接第一FPGA芯片和第二FPGA芯片的外直插晶振电路；从第一FPGA芯片指向第二FPGA芯片的源同步时钟电路；和/或，从第二FPGA芯片指向第一FPGA芯片的源同步时钟电路；用于将第一FPGA芯片或第二FPGA芯片的反馈时钟引入主控芯片，以及将调整后时钟引入第一FPGA芯片和第二FPGA芯片的反馈时钟电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京亚科鸿禹电子有限公司，未经北京亚科鸿禹电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110242837.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种共享内存数据库访问方法
- 下一篇：一种电化学生物传感器测量系统
