[发明专利]一种三维存储器阵列结构及其制造方法有效

专利信息
申请号: 201110298260.8 申请日: 2011-09-29
公开(公告)号: CN102306655A 公开(公告)日: 2012-01-04
发明(设计)人: 潘立阳;袁方 申请(专利权)人: 清华大学
主分类号: H01L27/24 分类号: H01L27/24;H01L45/00
代理公司: 北京清亦华知识产权代理事务所(普通合伙) 11201 代理人: 张大威
地址: 100084 北京*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种三维存储器阵列结构及其制造方法,该三维存储器阵列由基于相互串联的栅控PNPN垂直选择管和阻变或相变单元的存储单元在三维空间衍生形成。通过具有高开关电流比的存储单元,有效改善存储阵列操作时的相邻单元之间的串扰和漏电问题,并且简化存储单元结构,实现多层堆叠,提高存储密度。
搜索关键词: 一种 三维 存储器 阵列 结构 及其 制造 方法
【主权项】:
一种三维存储器阵列结构,其特征在于,包括:叠置形成的多个阵列层,每个所述阵列层包括多列存储单元,其中,所述存储单元包括相互串联的垂直选择管和相变单元或阻变单元,其中,所述垂直选择管包括:上电极;下电极;以及形成在所述上电极和下电极之间的半导体体区,其中,所述半导体体区包括依次垂直堆叠的第一半导体层、第二半导体层、第三半导体层和第四半导体层,其中,所述第一半导体层和所述第三半导体层为第一类型掺杂,所述第二半导体层和所述第四半导体层为第二类型掺杂,在所述第三半导体层的一个侧面形成有栅堆叠,且所述第三半导体层的掺杂浓度低于所述第二半导体层和第四半导体层的掺杂浓度,以使所述第二半导体层、第三半导体层、第四半导体层和所述栅堆叠形成垂直的MOS晶体管,所述第一半导体层和第二半导体层形成垂直的二极管,且,同一所述阵列层上的两列相邻所述存储单元之间共用一个栅堆叠。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110298260.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top