[发明专利]亚微米集成电路静电保护电路

摘要

本发明公布了一种亚微米集成电路静电保护电路，包括第一NMOS管、第二电容、第二NMOS管、第二电阻、第三电容、第一二极管。本发明解决了常规GGNMOS结构中导通不均匀的问题和GCNMOS结构中耦合电容影响输入输出信号的问题，为亚微米集成电路提供了较好的ESD保护，同时不增加额外的工艺步骤，从而达到既能提高集成电路的ESD静电防护能力，又不使工艺复杂化，避免了成本的增加，提高了产品竞争力。

主权项

一种亚微米集成电路静电保护电路，其特征在于：第一NMOS管（M3）为ESD泄放管，第一NMOS管（M3）的漏极连接被保护的电路内部PIN，第一NMOS管（M3）的源极与衬底短接连接到GND，第二电容（C2）为第一NMOS管（M3）的栅极与漏极之间的寄生电容，第一NMOS管（M3）的栅极连接到第二NMOS管（M4）的漏极；第二NMOS管（M4）的漏极连接到第一NMOS管（M3）的的栅极，第二NMOS管（M4）的源极与衬底短接连接到GND，第二NMOS管（M4）的栅极连接到第二电阻（R2）的负端和第三电容（C3）的正端；第二电阻（R2）的正端连接到电源VCC，第二电阻（R2）负端连接到第二NMOS管（M4）的栅极；第三电容（C3）的正端连接到第二NMOS管（M4）的栅极，第三电容（C3）的负端连接到GND；第一二极管（D1）为电源与PIN的保护二极管，第一二极管（D1）的负端接电源，正端接PIN。