[发明专利]与锗硅异质结NPN三极管集成的PNP三极管工艺实现方法有效
申请号: | 201110317240.0 | 申请日: | 2011-10-18 |
公开(公告)号: | CN102412200A | 公开(公告)日: | 2012-04-11 |
发明(设计)人: | 陈帆;陈雄斌;薛凯;周克然;潘嘉;李浩 | 申请(专利权)人: | 上海华虹NEC电子有限公司 |
主分类号: | H01L21/8228 | 分类号: | H01L21/8228 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 丁纪铁 |
地址: | 201206 上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种与锗硅异质结NPN三极管集成的PNP三极管工艺实现方法,包括步骤:在PNP区域的N型基区的掺杂注入完成后,采用刻蚀工艺对PNP区域的基区的硅表面进行处理,使PNP区域的基区的硅表面的晶格结构被破坏;在NPN区域的N型集电区形成后,在NPN区域和PNP区域同时采用外延生长工艺形成锗硅层。本发明方法通过对PNP区域的基区的硅表面进行刻蚀处理,能使PNP区域的基区的硅表面变成非晶结构,能使后续在PNP区域形成的锗硅层为非晶结构,有利于在对PNP三极管发射区注入离子的扩散,从而能提高PNP三极管的发射区的掺杂浓度,提高器件的发射效率以及器件的放大系统,并能增加器件的截止频率。 | ||
搜索关键词: | 锗硅异质结 npn 三极管 集成 pnp 工艺 实现 方法 | ||
【主权项】:
一种与锗硅异质结NPN三极管集成的PNP三极管工艺实现方法,其特征在于,包括如下步骤:硅衬底分为形成NPN三极管的NPN区域和形成PNP三极管的PNP区域,在所述PNP区域的N型基区的掺杂注入完成后,采用刻蚀工艺对所述PNP区域的所述基区的硅表面进行处理,使所述PNP区域的所述基区的硅表面的晶格结构被破坏;在所述NPN区域的N型集电区形成后,在所述NPN区域和所述PNP区域同时采用外延生长工艺形成锗硅层;所述锗硅层在所述PNP区域为多晶结构,多晶硅结构的所述锗硅层用于形成所述PNP三极管的发射区;所述锗硅层在所述NPN区域为单晶结构,单晶结构的所述锗硅层用于形成所述NPN三极管的基区。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110317240.0/,转载请声明来源钻瓜专利网。
- 上一篇:氮杂双环辛烷类衍生物、其制备方法及其在医药上的应用
- 下一篇:池塘注氧机
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造