[发明专利]时间同步方法及装置有效
| 申请号： | 201110337936.X | 申请日： | 2011-10-31 |
| 公开（公告）号： | CN102394740A | 公开（公告）日： | 2012-03-28 |
| 发明（设计）人： | 梁学伟;刘刀桂;曹雷 | 申请（专利权）人： | 杭州华三通信技术有限公司 |
| 主分类号： | H04L7/00 | 分类号： | H04L7/00 |
| 代理公司： | 北京德琦知识产权代理有限公司 11018 | 代理人： | 王一斌;王琦 |
| 地址： | 310053 浙江省杭州市高新技术产业*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了时间同步方法及装置。方法包括：预先在主设备的CPLD中设置一个Flag，以用于指示ToD信息是否写入CPLD的寄存器，并初始化Flag；当主设备的1PPS产生器件产生一1PSS信号时，将该信号输出到主设备的CPLD；当主设备的CPLD接收到1PPS信号时，读取Flag，判断Flag是否指示已写入，若是，向从设备发送1PPS信号，同时，向主设备的CPU发送1PPS信号，从自身的寄存器取出ToD信息，将Flag置为指示未写入，且延时1ms后，通过串口将该ToD信息发送给从设备，否则，向主设备的CPU发送1PPS信号；当主设备的CPU接收到1PPS信号时，若发现Flag指示未写入，向CPLD的寄存器写入ToD信息，写入完毕，置Flag为指示已写入。本发明降低了对CPU资源的占用，且保证了时间同步的成功。 | ||
| 搜索关键词： | 时间 同步 方法 装置 | ||
【主权项】：
一种时间同步方法，其特征在于，预先在主设备的复杂可编程逻辑器件CPLD中设置一个Flag，以用于指示时间数据ToD信息是否写入CPLD的寄存器，并初始化Flag，该方法包括：当主设备的整秒脉冲1PPS产生器件产生一1PSS信号时，将该信号输出到主设备的CPLD；当主设备的CPLD接收到1PPS信号时，读取Flag，判断Flag是否指示已写入，若是，向从设备发送1PPS信号，同时，向主设备的中央处理单元CPU发送1PPS信号，从自身的寄存器取出ToD信息，将Flag置为指示未写入，且延时1ms后，通过串口将该ToD信息发送给从设备；否则，向主设备的CPU发送1PPS信号；当主设备的CPU接收到1PPS信号时，若发现Flag指示未写入，则向CPLD的寄存器写入ToD信息，写入完毕，置Flag为指示已写入。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州华三通信技术有限公司，未经杭州华三通信技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110337936.X/，转载请声明来源钻瓜专利网。
