[发明专利]基于单片块RAM的并行写入多FIFO实现方法有效
| 申请号： | 201110346434.3 | 申请日： | 2011-11-01 |
| 公开（公告）号： | CN102520902A | 公开（公告）日： | 2012-06-27 |
| 发明（设计）人： | 邹复民;龚志鹏;姚进根;陈建顺;杨伟艺 | 申请（专利权）人： | 福建富顺电子有限公司 |
| 主分类号： | G06F5/06 | 分类号： | G06F5/06 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 363000 福建省*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种基于单片块RAM的并行写入多FIFO实现方法，其步骤为：将块RAM例化成DPRAM用于存储各通道FIFO数据，每通道FIFO在DPRAM中有对应的存储空间；输入缓冲区和写入控制逻辑能接受各通道FIFO并行数据写入请求，并将数据写入各通道FIFO相应输入缓冲区；输入缓冲区和写入控制逻辑在输入缓冲区接到数据后产生内部写命令，将各通道FIFO数据从输入缓冲区取出，依次写入各通道FIFO的存储空间；在接到外部任意通道FIFO读出请求时，读出控制逻辑将根据要求，将数据从该通道FIFO的存储空间读出，并送该FIFO数据输出端口；标记设置逻辑用于设置各通道FIFO的空、满、可编程空和可编程满标志。本发明能实现多个要求并行写入和随机顺序读出的FIFO。 | ||
| 搜索关键词： | 基于 单片 ram 并行 写入 fifo 实现 方法 | ||
【主权项】：
基于单片块RAM的并行写入多FIFO实现方法，包括如下步骤：(1)将块RAM例化成DPRAM用于存储各通道FIFO数据，每通道FIFO在DPRAM中都有对应的存储空间，各存储空间互不重叠；(2)输入缓冲区和写入控制逻辑能接受各通道FIFO并行数据写入请求，并将数据写入各通道FIFO相应输入缓冲区；(3)输入缓冲区和写入控制逻辑在输入缓冲区接到数据后，产生内部写命令，将各通道FIFO数据从输入缓冲区取出，依次写入各通道FIFO在DPRAM对应的存储空间；(4)在接到外部任意通道FIFO读出请求时，读出控制逻辑将根据要求，将数据从该通道FIFO在DPRAM对应的存储空间读出，并送该FIFO数据输出端口；(5)标记设置逻辑用于设置各通道FIFO的空(full)、满(empty)、可编程空(prog_empty)和可编程满(prog_full)标志，以满足并行写入和随机顺序读出的访问需求。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于福建富顺电子有限公司，未经福建富顺电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110346434.3/，转载请声明来源钻瓜专利网。
