[发明专利]多层共烧的积层堆叠式芯片电阻及其制造方法在审
| 申请号： | 201110369448.7 | 申请日： | 2011-11-18 |
| 公开（公告）号： | CN103123835A | 公开（公告）日： | 2013-05-29 |
| 发明（设计）人： | 巫宏俊;周东毅;蔡景仁;蔡永承 | 申请（专利权）人： | 信昌电子陶瓷股份有限公司 |
| 主分类号： | H01C7/18 | 分类号： | H01C7/18;H01C17/00;H01C17/22 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 周长兴 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种多层共烧的积层堆叠式芯片电阻及其制造方法，包括一陶瓷基体、一积层堆叠电阻结构体、第一端极及第二端极，该陶瓷基体具有一预定厚度，由复数层陶瓷膜迭置而形成，以包括有溶剂、黏结剂、分散剂的瓷浆附着于一承载膜的表面而形成；该积层堆叠电阻结构体，迭置在该陶瓷基体上，包括有复数层承载膜及一一地形成在该承载膜表面的复数层电阻层，该每一电阻层彼此间相互平行并以垂直方向迭置间隔一预定间距；该积层堆叠电阻结构单体与该陶瓷基体是于迭置后于窑炉中以一预定烧结温度及一预定烧结时间烧结，将该积层堆叠电阻结构单体与该陶瓷基体烧结定型。 | ||
| 搜索关键词： | 多层 堆叠 芯片 电阻 及其 制造 方法 | ||
【主权项】：
一种多层共烧的积层堆叠式芯片电阻，包括：一陶瓷基体，具有一预定厚度，该陶瓷基体是由复数层陶瓷膜迭置而形成，而该陶瓷膜以包括有溶剂、黏结剂、分散剂的一瓷浆附着于一承载膜的表面而形成；一积层堆叠电阻结构单体，迭置在该陶瓷基体上，包括有复数层承载膜及一一地形成在该承载膜表面的复数层电阻层，该每一电阻层彼此间相互平行并以垂直方向迭置间隔一预定间距；该积层堆叠电阻结构单体与该陶瓷基体是于迭置后于窑炉中以一预定烧结温度及一预定烧结时间烧结，将该积层堆叠电阻结构单体与该陶瓷基体烧结定型；每一电阻层的第一端部及第二端部以一水平方向各别延伸形成端极连接端，并各别暴露出于该积层堆叠电阻结构体的第一端面及第二端面；第一端极，是以导电材料形成在该积层堆叠电阻结构单体的第一端面，且该第一端极连接于该各个电阻层的第一端部；第二端极，是以导电材料形成在该积层堆叠电阻结构单体的第二端面，且该第二端极连接于该各个电阻层的第二端部。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于信昌电子陶瓷股份有限公司，未经信昌电子陶瓷股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110369448.7/，转载请声明来源钻瓜专利网。
