[发明专利]时钟控制装置及包含时钟控制装置的片上系统有效

专利信息
申请号: 201110388136.0 申请日: 2011-11-29
公开(公告)号: CN102497206A 公开(公告)日: 2012-06-13
发明(设计)人: 冯燕;陈岚 申请(专利权)人: 中国科学院微电子研究所
主分类号: H03L7/18 分类号: H03L7/18;H03L7/08
代理公司: 北京市立方律师事务所 11330 代理人: 郑瑜生
地址: 100029 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种时钟控制装置,包括分频单元和选通单元,分频单元用于接收多个时钟域信号,对片上系统的多个时钟域信号进行分频,得到片上系统的功能模块所需的信号;选通单元用于对分频单元输出的信号进行选通,选通单元形成旁路电路,旁路电路用于当测试使能信号端口为低电平或高电平时,旁路电路通过选通单元输出功能模块所需的时钟频率;当测试使能信号端口为高电平或低电平时,旁路电路输出预设信号。上述方案通过利用外部输入的晶振时钟产生中高频时钟,并对中高频时钟进行分频与控制,向片上系统多个功能模块提供多种频率的时钟信号;针对片上系统测试时时钟信号需全局可控的要求来进行旁路电路设计,以确保片上系统正常工作和测试时时钟信号的全局可控性。
搜索关键词: 时钟 控制 装置 包含 系统
【主权项】:
一种时钟控制装置,其特征在于,包括分频单元和选通单元,所述分频单元,用于接收多个时钟域信号,对片上系统的所述多个时钟域信号进行分频,得到片上系统的功能模块所需的信号;所述选通单元,用于对所述分频单元输出的信号进行选通,所述选通单元形成旁路电路,所述旁路电路用于当测试使能信号端口为低电平或高电平时,所述旁路电路通过所述选通单元输出所述功能模块所需的时钟频率;当测试使能信号端口为高电平或低电平时,所述旁路电路输出预设信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110388136.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top