[发明专利]基于硅-锗硅异质结的单晶体管DRAM单元及其制备方法无效
| 申请号： | 201110391692.3 | 申请日： | 2011-11-30 |
| 公开（公告）号： | CN102437127A | 公开（公告）日： | 2012-05-02 |
| 发明（设计）人： | 黄晓橹;陈玉文 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/8242 | 分类号： | H01L21/8242;H01L29/06;H01L27/108 |
| 代理公司： | 隆天国际知识产权代理有限公司 72003 | 代理人： | 姜燕;邢雪红 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种基于硅-锗硅异质结的单晶体管DRAM单元及其制备方法。该制备方法包括以下步骤：在绝缘体上硅晶片的顶层中形成SiGe外延层；对该SiGe外延层进行表面干氧氧化工艺，以形成第一导电类型SiGe体区，并且该干氧氧化工艺一直进行到导致该第一导电类型SiGe体区中的锗含量达到的摩尔比让该第一导电类型SiGe体区的价带位置高于该绝缘体上硅晶片的顶层材料的价带位置后才停止；以及在经过上述处理的绝缘体上硅晶片中形成包括基于硅-锗硅的异质结的NMOS晶体管，该NMOS晶体管即该单晶体管。本发明的1T-DRAM单元可以有效降低工作电压，同时又增大了读“0”和读“1”之间的输出电流的差额，即增大了信号裕度。 | ||
| 搜索关键词： | 基于 锗硅异质结 晶体管 dram 单元 及其 制备 方法 | ||
【主权项】：
一种基于硅‑锗硅异质结的单晶体管DRAM单元制备方法，该方法包括以下步骤：在绝缘体上硅晶片的顶层中形成SiGe外延层；对该SiGe外延层进行表面干氧氧化工艺，以形成第一导电类型SiGe体区，并且该干氧氧化工艺一直进行到使得该第一导电类型SiGe体区中的锗含量达到的摩尔比导致该第一导电类型SiGe体区的价带位置高于该绝缘体上硅晶片的顶层材料的价带位置后才停止；以及在经过上述处理的绝缘体上硅晶片中形成包括基于硅‑锗硅的异质结的NMOS晶体管，该NMOS晶体管即该单晶体管。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110391692.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
