[发明专利]计算幅度调制信号接收信噪比的电路

摘要

本发明公开了一种计算幅度调制信号接收信噪比的电路，包括：计数器，按幅度调制信号的频率信号的采样周期进行计数；第一累加器，其输入信号是频率信号；减法模块，一输入端输入频率信号，另一输入端连接第一累加器；取绝对值模块，其输入端连接减法模块；第二累加器，其输入端连接取绝对值模块；第一除法模块，一输入端连接第一累加器，另一输入端连接第二累加器；查找表模块，其输入端连接第一除法模块；加法器，一输入端连接第一除法模块，另一输入端连接查找表模块；第二除法模块，一输入端连接加法器，另一输入端输入常数；寄存器，其输入端连接第二除法模块，输出接收信号的信噪比。本发明无需知道发送信息，就能计算出幅度调制信号信噪比。

主权项

一种计算幅度调制信号接收信噪比的电路，其特征在于，包括：一计数器，按照幅度调制信号的频率信号sig_freq的采样周期进行计数，频率信号sig_freq的采样信号sig_freq_samp为该计数器的输入脉冲信号，其周期等于采样周期，计数周期为2N+1，其中N为正整数；所述计数器有三个输出信号，分别为输出信号state0，输出信号state1，输出信号state2；当所述计数器的计数值小于2N时，输出信号state0为1，输出信号state1和输出信号state2为0；当所述计数器的计数值大于2N小于2N+1时，输出信号state1为1，输出信号state0和输出信号state2为0；当所述计数器的计数值等于2N+1时，输出信号state2为1，输出信号state0和输出信号state1为0；当所述计数器1的计数值在0～2N‑1之间时，表示所述电路在计算平均值；当所述计数器1的计数值在2N～2N+1‑1之间时，表示所述电路在计算均方差；一第一累加器，用于有符号数的累加，其输入信号是幅度调制信号的频率信号sig_freq，输出信号为sum_freq；该第一累加器受所述计数器的输出信号state0，state2控制，当计数器的输出信号state0＝1时，对其输入信号进行累加，得到输入频率信号sig_freq的和；当计数器的输出信号state0＝0时，保持累加结果；当计数器的输出信号state2＝1时，对第一累加器2清0；一减法模块，其一个输入端输入幅度调制信号的频率信号sig_freq，作为被减数；另一个输入端与所述第一累加器相连接，输入第一累加器的输出信号sum_freq，作为减数；其输出信号为err_freq；一取绝对值模块，其输入端与所述减法模块的输出端相连接，其输出信号为err_freq_abs，，用于计算均方差所用的绝对值；一第二累加器，其输入端与所述取绝对值模块的输出端相连接，其输出信号为sum_err_freq_abs；该第二累加器受所述计数器输出信号state1、输出信号state2控制；当计数器输出信号state1＝1时，对输入信号累加；当计数器输出信号state1＝0时，保持累加结果；当计数器输出信号state2＝1时，对第二累加器清0；一第一除法模块，其一个输入端与所述第一累加器的输出端相连接，输入第一累加器的输出信号sum_freq，作为被除数，另一个输入端与所述第二累加器的输出端相连接，输入第二累加器的输出信号sum_err_freq_abs，作为除数，其输出信号为snr_est；用于信噪比的除法运算，得到经过仿真计算的信噪比snr_est；一查找表模块，其输入端与所述除法模块的输出端相连接，输入第一除法模块的输出信号snr_est，其输出信号为est_err；该查找表模块用于记录和输出，仿真时信道上加上的已知信噪比和经过仿真计算得到的信噪比snr_est之间的差值；一加法器，其一个输入端与所述除法模块的输出端相连接，另一个输入端与查找表模块的输出端相连接；其输出信号为snr_cal；用于补偿经过仿真计算得到的信噪比snr_est与实际结果的差；一第二除法模块，其一个输入端与所述加法器的输出端相连接，作为被除数，另一个输入端输入一个常数，作为除数；用于对信噪比中作为信 号能量计算的频率信号做归一化处理；一寄存器，其输入端与所述第二除法模块的输出端相连接，该寄存器输出信号snr_o即为接收信号的信噪比；所述寄存器受计数器输出信号state2控制；当计数器输出信号state2＝1时，输出信号snr_o变为第二除法模块的输出snr_t；当计数器输出信号state2＝0时，输出信号snr_o保持不变；用于保证只有在所述电路的所有计算结束后，寄存器的输出才会改变。