[发明专利]一种利用低速ADC实现2.5GSa/s数据采集电路及方法

摘要

本发明公开了一种利用低速ADC实现2.5GSa/s数据采集电路及方法，包括ADC电路设计和采样时钟电路，所述ADC电路，采用ADC083000作为系统的AD转换芯片，所述ADC电路采用时间交替采样技术来提高系统的实时采样率，将N路AD转换器在电路中对同一个模拟信号进行采样，每个转换器的采样时钟f均相同，且保持恒定的相位差，然后将N路数据输出按照采样时钟相位的先后顺序重新排列得到的数据，等效于1个AD转换器以采样时钟的N倍采样率进行数据采集。与现有低速ADC的使用方法相比较，采用并行交替采样技术，攻克了低速ADC进行高速采样的技术难关，极大的节约了成本，更好的适应电子技术的发展。

主权项

一种利用低速ADC实现2.5GSa/s数据采集电路及方法，包括ADC电路设计和采样时钟电路，特征在于：所述ADC电路采用ADC083000作为系统的AD转换芯片，所述ADC电路采用时间交替采样技术来提高系统的实时采样率，将N路AD转换器在电路中对同一个模拟信号进行采样，每个转换器的采样时钟f均相同，且保持恒定的相位差，然后将N路数据输出按照采样时钟相位的先后顺序重新排列得到的数据，等效于1个AD转换器以采样时钟的N倍采样率进行数据采集；所述高速采样时钟电路包括20MHz有源晶振、FPGA内部锁相环、程控外部锁相环和控制模块时钟、ADC、LVDS接收机、数据储存模拟时钟，所述20MHz有源晶振输出时钟通过FPGA的专用时钟输入脚进入FPGA内部锁相环，所述FPGA内部锁相环将生成后的参考时钟信号通过信号输出端与程控外部锁相环连通，所述控制模块对FPSA内部锁相环的信号进行采集，并输送到程控外部锁相环，所述程控外部锁相环时钟芯片的时钟信号输出端与ADC时钟信号采集端连通，所述ADC信号输出端通过LVDS接收机与数据储存模拟时钟连通。