[发明专利]基于NiosII软核的弹上高速1553B通讯设备模拟器

摘要

基于Nios II软核的弹上高速1553B通讯设备模拟器，本发明涉及基于Nios II软核的弹上高速1553B通讯设备模拟器。它为了解决现有的码速率不能满足数据传输实时性，体积和功耗大，使用不够灵活的问题。它除了包括现有的通讯设备模拟器以外，它还包括NIOS II软核模块、通道总线模拟接收器和通道总线模拟发送器。Nios II软核模块的信号通过发送FIFO模块传输给曼彻斯特编码器，通过冗余通道、通道总线模拟接收器将信号传输给1553B总线，1553B总线连接通道总线模拟发送器将信号通过冗余通道、曼彻斯特编码器传输给接收FIFO模块信号输入端，把信号传输给信号接收端。本发明适用于高速通讯。

主权项

基于Nios II软核的弹上高速1553B通讯设备模拟器，它包括通讯模拟器(20)，通讯模拟器(20)包括发送FIFO模块(2)、第一曼彻斯特编码器(3)、第一冗余通道(4)、第二冗余通道(7)、第二曼彻斯特编码器(8)、接收FIFO模块(9)、双口RAM模块(10)、控制寄存器(11)、协议处理单元(12)、时钟复位单元(13)、EPCS模块(14)、FLASH模块(15)、SRAM模块(16)、通讯模拟器总线(17)、1553B总线(18)和FPGA模块(19)，它还包括Nios II软核模块(1)、通道总线模拟接收器(5)和通道总线模拟发送器(6)，所述的Nios II软核模块(1)的第一信号输出端连接发送FIFO模块(2)的第一信号接收端，发送FIFO模块(2)的信号输出端连接第一曼彻斯特编码器(3)的信号接收端，第一曼彻斯特编码器(3)的信号输出端连接第一冗余通道(4)的第一信号接收端，第一冗余通道(4)的信号输出端连接通道总线模拟接收器(5)的信号接收端，通道总线模拟接收器(5)的信号输出输入端连接1553B总线(18)的第一信号输出输入端，1553B总线(18)的第二信号输出输入端连接通道总线模拟发送器(6)的信号输出输入端，通道总线模拟发送器(6)的信号输出端连接第二冗余通道(7)的第一信号输入端，第二冗余通道(7)的信号输出端连接第二曼彻斯特编码器(8)的信号输入端，第二曼彻斯特编码器(8)的第二信号输出端连接接收FIFO模块(9)的第一信号输入端，接收FIFO模块(9)的信号输出端连接Nios II软核模块(1)的信号接收端，协议处理单元(12)的第一信号输出端连接发送FIFO模块(2)的第三信号接收端，协议处理单元(12)的第二信号输出端连接第一冗余通道(4)的第二信号接收端，协议处理单元(12)的第三信号输出端连接第二冗余通道(7)的第二信号接收端，协议处理单元(12)的第四信号输出端连接接收FIFO模块(9)的第二信号接收端，协议处理单元(12)的第五信号输出端连接双口RAM模块(10)的第二信号接收端，协议处理单元(12)的第一信号输入端连接第二曼彻斯特编码器(8)的第一信号输出端，协议处理单元(12)的第二信号输入端连接控制寄存器(11)的信号输出端，Nios II软核模块(1)的第二信号输出端连接双口RAM模块(10)的第一信号输入端，Nios II软核模块(1)的第三信号输出端连接控制寄存器(11)的信号接收端，通讯模拟器总线(17)的信号输入端连接时钟复位单元(13)的输出端，通讯模拟器总线(17)的第一信号输出输入端连接EPCS模块(14)的信号输出输入端，通讯模拟器总线(17)的第二信号输出输入端连接FLASH模块(15)的信号输出输入端，通讯模拟器总线(17)的第三信号输出输入端连接SRAM模块(16)的信号输出输入端。