[发明专利]分离栅快闪存储单元制造方法无效
申请号: | 201110435923.6 | 申请日: | 2011-12-22 |
公开(公告)号: | CN103178018A | 公开(公告)日: | 2013-06-26 |
发明(设计)人: | 刘艳;周儒领;詹奕鹏 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247 |
代理公司: | 北京德琦知识产权代理有限公司 11018 | 代理人: | 牛峥;王丽琴 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种分离栅快闪存储单元的制造方法,将刻蚀浮栅多晶硅的步骤分成先后两步刻蚀,先对第二凹槽(对应于字线)底部的浮栅多晶硅进行刻蚀,然后在第一凹槽(对应于擦除栅)和第二凹槽侧壁上形成浮栅侧壁氧化层,最后再对第一凹槽底部的浮栅多晶硅进行刻蚀,由于在对第一凹槽底部的浮栅多晶硅进行刻蚀时,第一凹槽侧壁生成有浮栅侧壁氧化层,浮栅侧壁氧化层阻挡了位于该浮栅侧壁氧化层下的浮栅多晶硅的刻蚀,而被阻挡的该部分浮栅多晶硅在刻蚀完成后则形成了凸出顶角。因此,无需另增加牺牲层即可实现浮栅多晶硅的凸出顶角,简化了工艺流程,进而降低了成本。 | ||
搜索关键词: | 分离 闪存 单元 制造 方法 | ||
【主权项】:
一种分离栅快闪存储单元的制造方法,包括,提供半导体基底,在所述半导体基底上依次形成浮栅氧化层、浮栅多晶硅、栅间介质层、控制栅多晶硅、控制栅氮化硅层、控制栅氧化硅层、控制栅硬掩膜层;在所述控制栅硬掩膜层上形成图案化的第一光刻胶,并以所述第一光刻胶为掩膜刻蚀所述控制栅硬掩膜层、控制栅氧化硅层、控制栅氮化硅层、控制栅多晶硅、栅间介质层,以露出浮栅多晶硅,形成第一凹槽和第二凹槽,以及所述第一凹槽和第二凹槽之间的控制栅结构;去除所述第一光刻胶,在所述控制栅结构两侧形成控制栅侧壁层;在所述第一凹槽内形成第二光刻胶,以所述第二光刻胶为掩膜对所述第二凹槽底的半导体基底进行离子注入形成漏极后,刻蚀去除所述第二凹槽底的浮栅多晶硅;去除所述第二光刻胶,在所述第二凹槽和第一凹槽侧壁上形成浮栅侧壁层;刻蚀去除所述第一凹槽底的浮栅多晶硅和第二凹槽的部分浮栅氧化层;在所述第一凹槽侧壁及底部沉积形成擦除栅隧穿氧化层;沉积多晶硅,在所述擦除栅隧穿氧化层上形成擦除栅,并在所述第二凹槽内形成字线。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110435923.6/,转载请声明来源钻瓜专利网。
- 上一篇:一种无负压给水设备
- 下一篇:一种焦化脱硫废液中硫代硫酸盐的转化设备
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造