[发明专利]一种基于确定性重放的处理器整体故障检测系统与方法

摘要

本发明提供一种基于确定性重放的处理器整体故障检测系统与方法。其通过在多核处理器中记录执行的被检测处理器核间的信息交互，并确定性的在冗余处理器核组中重放的执行，将两次执行的结果进行比对，来检测在两个处理器核组中是否有故障，由于每次将一组处理器核进行重放，所以不管是处理器核上面的故障，还是其他非处理器核(如二级缓存、片上网络、内存控制器等)上面的故障都可以检测到，其十分有效的弥补了现有技术无法检测到非处理器核上面故障的不足，保证了处理器芯片的可靠性。

主权项

一种基于确定性重放的处理器整体故障检测系统，包括一检测多核处理器，以及一冗余比较多核处理器，其特征在于，还包括记录模块，与所述检测多核处理器中每个处理器核相对应的多个异或模块‑1，重放模块，与所述冗余比较多核处理器中每个处理器核相对应的多个异或模块‑2和多个比较模块，其中：所述记录模块，用于在所述检测多核处理器执行一并行程序时，记录所有被检测的处理器核之间的信息交互，并将记录下米的交互传递信息传输出去；所述异或模块‑1，用于在所述检测多核处理器执行所述并行程序时，收集所述检测多核处理器中每个处理器核对每一条指令的执行，记录下每一条指令执行的结果，并将所有结果通过异或的方式进行处理，得到处理后的异或结果‑1并传输出去；所述重放模块，用于根据记录模块记录下来的处理器核之间的交互传递信息，在所述冗余比较多核处理器中确定性重放执行所述并行程序；所述异或模块‑2，用于在所述冗余比较多核处理器根据重放模块中的交互传递信息进行确定性重放执行所述并行程序时，收集所述冗余比较处理器核中对每一条指令的执行，记录下每一条指令执行的结果，并将所有结果通过异或的方式进行处理，得到处理后的异或结果‑2传输给比较模块；所述比较模块，用于读入所述异或模块‑1记录的异或结果‑1，并将异或结果‑1同重放执行的异或结果‑2进行比对，通过比对的结果来判断两次执行中所述检测多核处理器和/或所述冗余比较多核处理器是否发生或者触发故障。