[实用新型]一种500万像素视频处理系统无效
| 申请号： | 201120195483.7 | 申请日： | 2011-06-10 |
| 公开（公告）号： | CN202111782U | 公开（公告）日： | 2012-01-11 |
| 发明（设计）人： | 蔚晓明;高红飞 | 申请（专利权）人： | 北京云加速信息技术有限公司 |
| 主分类号： | H04N5/14 | 分类号： | H04N5/14;H04N7/24;H04N7/18 |
| 代理公司： | 北京中海智圣知识产权代理有限公司 11282 | 代理人： | 曾永珠 |
| 地址： | 100080 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及一种500万像素视频处理系统，其特征在于，包括：视频提取模块、FPGA芯片、第一DSP芯片、第二DSP芯片、CPLD芯片和系统输出模块；所述视频提取模块的输入接口输入视频流，所述视频提取模块的输出接口与所述FPGA芯片的输入接口相连，所述FPGA芯片的输出接口分别与第一DSP芯片的输入接口和第二DSP芯片的输入接口相连，所述第一/二DSP芯片的输出接口与所述系统输出模块相连，所述CPLD芯片的接口分别与所述FPGA芯片的对应接口、第一DSP芯片的对应接口和第二DSP芯片的对应接口相连对FPGA芯片和DSP芯片之间的启动顺序进行协调来实现500万像素视频处理。 | ||
| 搜索关键词： | 一种 500 像素 视频 处理 系统 | ||
【主权项】：
一种500万像素视频处理系统，其特征在于，包括：视频提取模块、FPGA芯片、第一DSP芯片、第二DSP芯片、CPLD芯片和系统输出模块；所述视频提取模块的输入接口输入视频流，所述视频提取模块的输出接口与所述FPGA芯片的输入接口相连，所述FPGA芯片的输出接口分别与第一DSP芯片的ISIF接口和第二DSP芯片的ISIF接口相连，所述第一/二DSP芯片的输出接口与所述系统输出模块相连，所述CPLD芯片的接口分别与所述FPGA芯片的对应接口、第一DSP芯片的对应接口和第二DSP芯片的对应接口相连对FPGA芯片、第一DSP芯片和第二DSP芯片之间的启动顺序进行协调来实现500万像素视频处理。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京云加速信息技术有限公司，未经北京云加速信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201120195483.7/，转载请声明来源钻瓜专利网。
