[实用新型]时间数字转换器

摘要

本实用新型公开了一种时间数字转换器，它包括：测量控制电路单元、精细计数接口单元、精细计数单元、粗计数单元、校准单元、内部寄存器单元和后处理单元，精细计数单元包括环形延时链、双边沿计数器、精细计数锁存器和优先级编码器；环形延时链包括位于芯片左边最上方的一组与逻辑门和位于其它位置的至少八组非逻辑门，所述这些逻辑门按口字型摆放并首尾相接。本实用新型的时间数字转换器，可以精确测量开始脉冲信号和停止脉冲信号之间的时间间隔，能够同时满足高精度、大量程的性能要求，并且该时间数字转换器占空间小，偏差小。

主权项

一种时间数字转换器，其特征在于，包括：测量控制电路单元，用于给所述时间数字转换器中的其它模块电路提供控制信号，实现状态转换；精细计数接口单元，用于接收所述测量控制电路发出的脉冲信号，并将所述脉冲信号延长至时钟上升沿到来之后并启动精细计数单元开始计数，所述脉冲信号包括开始脉冲信号和停止脉冲信号，所述开始脉冲信号与停止脉冲信号之间的时间间隔为所测时间间隔；所述精细计数单元包括环形延时链、双边沿计数器、精细计数锁存器和优先级编码器；所述环形延时链包括位于芯片左边最上方的一组与逻辑门和位于其它位置的至少八组非逻辑门，所述这些逻辑门按口字型摆放并首尾相接；所述双边沿计数器，用于计量所述脉冲信号在所述环形延时链中的循环圈数作为精细计数值的高位输出；所述精细计数锁存器，用于锁定所述脉冲信号在所述环形延时链中延迟到达的位置；所述优先级编码器，用于对所述精细计数锁存器的输出信号进行编码并作为精细计数值的低位输出；粗计数单元，用于计量所测时间间隔内的时钟上升沿的数量并作为粗计数值输出；校准单元，用于对所述精细计数单元进行校准，获得一个内部基准参考时钟的校准数据；内部寄存器单元，用于存储所述粗计数单元和精细计数单元的计数结果数据、校准原始数据和后处理单元的运算结果数据；所述后处理单元，用于将所述内部寄存器单元中的数据按照如下公式进行运算：T=Tclk(Nc+(Nf1‑Nf2)/Nj)，并将所述运算的结果存入所述内部寄存器单元，其中T为所述的所测时间间隔，Tclk为时钟周期，Nc为所述开始脉冲信号和停止脉冲信号之间的粗计数值，Nf1为所述开始脉冲信号上升沿到随后到来的第一个时钟上升沿之间的精细计数值， Nf2为所述停止脉冲信号上升沿到随后到来的第一个时钟上升沿之间的精细计数值，Nj为所述的一个内部基准参考时钟的校准数据。