[实用新型]一种利用时钟驱动器配置多片FPGA的装置有效
| 申请号： | 201120259179.4 | 申请日： | 2011-07-21 |
| 公开（公告）号： | CN202159285U | 公开（公告）日： | 2012-03-07 |
| 发明（设计）人： | 姚文浩;郑臣明;王晖;王英;柳胜杰;郝志彬;梁发清;邵宗有;刘新春;杨晓君 | 申请（专利权）人： | 曙光信息产业股份有限公司 |
| 主分类号： | G06F1/04 | 分类号： | G06F1/04;G06F1/10;G06F15/177 |
| 代理公司： | 北京安博达知识产权代理有限公司 11271 | 代理人： | 徐国文 |
| 地址： | 300384 天津市西青区华*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型提供了一种利用时钟驱动器配置多片FPGA的装置，包括配置芯片PROM，时钟驱动器和FPGA芯片；其中，所述配置芯片PROM的CLK信号线和DATA信号线分别各连接1块时钟驱动器，与CLK信号线连接的时钟驱动器的输出端与FPGA芯片的时钟输入端相连接，与DATA信号线连接的时钟驱动器的输出端与FPGA芯片的数据输入端相连接。本实用新型可以使大量的FPGA共享同一片PROM，有效降低了在配置过程中的成本，提高了配置的灵活性。 | ||
| 搜索关键词： | 一种 利用 时钟 驱动器 配置 fpga 装置 | ||
【主权项】：
一种利用时钟驱动器配置多片FPGA的装置，其特征在于：包括配置芯片PROM，时钟驱动器和FPGA芯片；其中，所述配置芯片PROM的CLK信号线和DATA信号线分别各连接1块时钟驱动器，与CLK信号线连接的时钟驱动器的输出端与FPGA芯片的时钟输入端相连接，与DATA信号线连接的时钟驱动器的输出端与FPGA芯片的数据输入端相连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于曙光信息产业股份有限公司，未经曙光信息产业股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201120259179.4/，转载请声明来源钻瓜专利网。
- 上一篇：易贴式电脑机箱防尘网
- 下一篇：铰接式收集装置
