[实用新型]一种高速总线时序错误产生装置有效
| 申请号： | 201120417536.5 | 申请日： | 2011-10-28 |
| 公开（公告）号： | CN202422106U | 公开（公告）日： | 2012-09-05 |
| 发明（设计）人： | 王刚;阎海霞;张淑舫 | 申请（专利权）人： | 中国航天科工集团第三研究院第八三五七研究所 |
| 主分类号： | G06F11/263 | 分类号： | G06F11/263;G06F13/38 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 300141*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型属于总线错误注入测试技术，具体涉及一种高速总线时序错误产生装置。目的是测试高速总线通讯极限情况下的时序错误情况。该时序错误产生装置包括信号选择模块，信号选择模块控制总线信号源模块和时序错误编码插入模块，总线信号源与DA转换芯片相连，DA转换芯片经耦合器与总线相连；时序错误编码插入模块与AD转换芯片相连，AD转换芯片经耦合器与总线相连；经滤波模块与外侧总线被测终端连接；信号选择模块与外部主控计算机连接。该时序错误产生装置能够完成高速总线特有时序错误的模拟测试；可以任意模拟导弹使用环境中的各种苛刻高速错误信号。 | ||
| 搜索关键词： | 一种 高速 总线 时序 错误 产生 装置 | ||
【主权项】：
一种高速总线时序错误产生装置，其特征在于：包括信号选择模块，信号选择模块控制总线信号源模块和时序错误编码插入模块，总线信号源与DA转换芯片相连，DA转换芯片经耦合器与总线相连；时序错误编码插入模块与AD转换芯片相连，AD转换芯片经耦合器与总线相连；时序错误编码插入模块经滤波模块与外侧总线被测终端连接；信号选择模块与外部主控计算机连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国航天科工集团第三研究院第八三五七研究所，未经中国航天科工集团第三研究院第八三五七研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201120417536.5/，转载请声明来源钻瓜专利网。
