[实用新型]一种开发调试装置有效
| 申请号： | 201120525309.4 | 申请日： | 2011-12-15 |
| 公开（公告）号： | CN203101586U | 公开（公告）日： | 2013-07-31 |
| 发明（设计）人： | 李进;李国宁;王文华;张宁;朱鹏 | 申请（专利权）人： | 李进;李国宁;王文华;张宁;朱鹏 |
| 主分类号： | G01R31/3177 | 分类号： | G01R31/3177 |
| 代理公司： | 北京科亿知识产权代理事务所(普通合伙) 11350 | 代理人： | 汤东凤 |
| 地址： | 130033 吉林省长春市经济开发区东*** | 国省代码： | 吉林;22 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开一种开发调试装置，涉及电路设计领域。适用于FPGA系统的开发调试装置和FPGA系统。将待查看的FPGA系统内某个或某块数据内容从待测试信号接口输入到DSP处理器中，DSP处理器将输入数据块缓存到SRAM中，或将输入数据赋给DSP中定义的变量，利用DSP调试软件查看DSP某段数据或某变量的变化过程，实时监控FPGA内部数据处理工作过程。当需分析FPGA内部数据处理中间过程或者处理结果数据时，将待查看数据通过DSP使用USB传输到PC机上进行分析数据处理各阶段的工作状况。当需查看FPGA内部信号波形关系时，通过示波器接口使用示波器实时地查看。 | ||
| 搜索关键词： | 一种 开发 调试 装置 | ||
【主权项】：
一种开发调试装置，其特征在于，适用于FPGA系统的开发调试；其中，所述开发调试装置包括：DSP处理器、SRAM数据存储器、CPLD、异步串行接口、电平转换单元、JTAG接口、待测试信号接口；所述DSP处理器分别与SRAM数据存储器、CPLD、电平转换单元、JTAG接口和待测试信号接口电连接；所述电平转换单元与异步串行接口电连接；所述FPGA系统包括：待测试信号插座，所述插座的各引脚分别与FPGA系统内部IO接口相连；所述待测试信号插座与所述待测试信号接口相匹配。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于李进;李国宁;王文华;张宁;朱鹏，未经李进;李国宁;王文华;张宁;朱鹏许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201120525309.4/，转载请声明来源钻瓜专利网。
