[实用新型]一种高速并行接口电路有效
| 申请号： | 201120558396.3 | 申请日： | 2011-12-28 |
| 公开（公告）号： | CN202406095U | 公开（公告）日： | 2012-08-29 |
| 发明（设计）人： | 章睿;刘欢;王智;刘勇 | 申请（专利权）人： | 成都三零嘉微电子有限公司 |
| 主分类号： | H03K19/0175 | 分类号： | H03K19/0175 |
| 代理公司： | 成都九鼎天元知识产权代理有限公司 51214 | 代理人： | 李晶 |
| 地址： | 610041 *** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型适用于数字通信领域，提供了一种高速并行接口电路，包括：接收数据并整形的LVDS接收模块；与LVDS接收模块连接，在采样时钟下对LVDS接收模块输出的数据进行采样并转换为并行数据的采样转换模块；与采样转换模块连接，为采样转换模块提供采样时钟，并根据采样转换模块输出的数据调整采样时钟至最佳采样点的位同步模块；以及与位同步模块连接，对位同步模块输出的数据进行移位调整的字同步模块。本实用新型采用纯数字的采样时钟相位调整和字调整方式对源同步数据进行准确采样和恢复，通过对训练数据采样时钟相位的计算反馈输出到采样时钟的多路选择器来改变采样时钟的相位，从而使时钟采样发生在数据有效窗口的中央。 | ||
| 搜索关键词： | 一种 高速 并行 接口 电路 | ||
【主权项】：
一种高速并行接口电路，其特征在于，包括：接收数据并整形的LVDS接收模块；与LVDS接收模块连接，在采样时钟下对LVDS接收模块输出的数据进行采样并转换为并行数据的采样转换模块；与采样转换模块连接，为采样转换模块提供采样时钟，并根据采样转换模块输出的数据调整采样时钟至最佳采样点的位同步模块；以及与位同步模块连接，对位同步模块输出的数据进行移位调整的字同步模块。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都三零嘉微电子有限公司，未经成都三零嘉微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201120558396.3/，转载请声明来源钻瓜专利网。
- 上一篇：手摇编码器
- 下一篇：一种滤波单元以及低中射频收发电路
