[发明专利]ESD保护器件和方法

摘要

一种用于保护相关器件或电路（24）的静电放电（ESD）保护钳位电路（21、21’、70、700），包括双极晶体管（21、21’、70、700），其中面对基极（75）和集电极（86）区域的掺杂被布置为雪崩击穿优选地发生在器件（70、700）的基极区域（74、75）的远离位于上面的电介质-半导体界面（791）的一部分（84、85）内。由于例如半导体管芯或晶片上的晶体管（21、21’、70、700）的不同方位角朝向而产生的作为基极-集电极间距尺寸D的函数的ESD触发电压Vt1的最大变化（ΔVt1）MAX被极大地减小。提高了触发电压的一致性和制造产量。

主权项

一种电子组件，包括：第一外部端子和第二外部端子；耦连在所述第一外部端子和所述第二外部端子之间的核心电路；耦连在所述第一外部端子和所述第二外部端子之间的双极晶体管静电放电（ESD）钳位电路，其中所述双极晶体管静电放电（ESD）钳位电路包括：电耦连到所述第一外部端子的第一掺杂密度的发射极区域、电耦连到所述第二外部端子的第二掺杂密度的集电极区域、位于所述发射极区域和所述集电极区域之间的第三掺杂密度的基极区域、以及位于所述基极区域和所述集电极区域之间的第四掺杂密度的另一个区域，其中至少所述另一个区域延伸到位于上面的电介质‑半导体界面；并且其中所述基极区域与所述另一个区域具有第一掺杂剂边界，并且所述集电极区域与所述另一个区域具有第二掺杂剂边界，并且其中所述第一掺杂剂边界和所述第二掺杂剂边界中的至少一个在所述电介质‑半导体界面下的距离Y>0处具有最大掺杂剂密度。