[发明专利]用于内容可寻址存储器中的地址总和比较的方法和设备

摘要

本发明描述一种用于(例如)翻译旁视缓冲器和内容可寻址存储器装置中的总和地址比较(A+B=K)操作的技术。将地址输入信号A和B作为输入供应到所述A+B=K操作，且K为存储于多个存储器单元中的先前值。在每一存储器单元中，响应于更新所述存储器单元而产生单一逻辑门电路输出及其反相，其中每一单一逻辑门电路将相关联的存储器单元输出和下一最低有效位邻近存储器单元输出作为输入。在所述存储器单元中的每一者中，在部分查找比较电路中产生所述A+B=K操作的与每一存储器单元相关联的一部分，其中在读取查找比较操作期间，对应的地址输入信号A和B与所述相关联的存储器单元输出和所述所产生的单一逻辑门电路输出及其反相进行组合。

主权项

一种用于总和地址比较(A+B=K)操作的方法，其中A和B被供应地址输入信号，且K是存储于多个存储器单元中的先前值，所述方法包括：在所述多个存储器单元中的每一存储器单元中，响应于更新所述存储器单元而产生单一逻辑门电路输出及其反相，其中每一单一逻辑门电路具有相关联的存储器单元输出作为第一输入且具有下一最低有效位邻近存储器单元输出作为第二输入；以及在所述存储器单元中的每一者中，在部分查找比较电路中产生所述A+B=K操作的与每一存储器单元相关联的一部分，其中在读取查找比较操作期间，将对应的地址输入信号A和B与所述相关联的存储器单元输出和所述所产生的单一逻辑门电路输出及其反相进行组合。