[发明专利]具有减小电容的双栅LDMOS装置无效
| 申请号： | 201180021844.9 | 申请日： | 2011-03-24 |
| 公开（公告）号： | CN102870218A | 公开（公告）日： | 2013-01-09 |
| 发明（设计）人： | 马可·A·苏尼加 | 申请（专利权）人： | 沃特拉半导体公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 11006 | 代理人： | 徐金国 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 兹揭示一种晶体管，所述晶体管包含植入于基板的n型阱、包含有在n型阱中的p型本体区域以及在所述p型本体区域中的n+区域与p+区域的源极区域、包含n+区域的漏极区域，以及在源极区域与漏极区域之间的双栅极。双栅极包含在接近于源极区域的一侧上的第一栅极，以及在接近于漏极区域的一侧上的第二栅极，第一栅极与第二栅极以一预定距离分隔，预定距离足以使栅极与漏极之间的电容至少15%低于除了第一栅极与第二栅极为相邻以外，具有相同的单位晶格大小及配置的晶体管的电容。 | ||
| 搜索关键词： | 具有 减小 电容 ldmos 装置 | ||
【主权项】：
一种晶体管，包含：n型阱，所述n型阱植入于基板中；源极区域，所述源极区域包含在所述n型阱中的p型本体区域，以及在所述p型本体区域中的n+区域与p+区域；漏极区域，所述漏极区域包含n+区域；以及双栅极，所述双栅极位于所述源极区域与所述漏极区域之间，所述双栅极包含在接近于所述源极区域的一侧上的第一栅极，以及在接近于所述漏极区域的一侧上的第二栅极，所述第一栅极与所述第二栅极以预定距离分隔，所述预定距离足以使所述栅极与所述漏极之间的电容至少15%低于除了所述第一栅极与所述第二栅极为相邻以外，具有相同的单位晶格大小及配置的晶体管的电容。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于沃特拉半导体公司，未经沃特拉半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201180021844.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
