[发明专利]包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管有效
申请号: | 201180038178.X | 申请日: | 2011-08-04 |
公开(公告)号: | CN103069552A | 公开(公告)日: | 2013-04-24 |
发明(设计)人: | B·K·柯克帕特里克;J·J·阐莫波斯 | 申请(专利权)人: | 德克萨斯仪器股份有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78 |
代理公司: | 北京纪凯知识产权代理有限公司 11245 | 代理人: | 赵蓉民 |
地址: | 美国德*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种形成集成电路的方法(100),该集成电路具有至少一个MOS器件,该方法包括在硅表面上形成SiON栅电介质层(101,102,103),在SiON栅层上淀积栅电极层(104),并且接着进行图形化(105)从而形成栅堆叠并暴露栅电介质侧壁。接着在暴露的SiON侧壁上形成(106)补充的氧化硅层,之后进行氮化(107)和氮化后退火(108)。这得到包括N增强型SiON侧壁的退火的N增强型SiON栅电介质层,其中,沿着恒定厚度的线,在N增强型SiON侧壁处的氮浓度>退火的N增强型SiON栅层的体内的氮浓度-2at.%。 | ||
搜索关键词: | 包括 具有 侧壁 增强 浓度 sion 电介质 mos 晶体管 | ||
【主权项】:
一种形成集成电路的方法,所述集成电路包括在晶圆上的至少一个MOS器件,所述晶圆具有包括硅的顶表面,所述方法包括:在所述顶表面上形成SiON栅电介质层;在所述栅电介质层上淀积栅电极层;对所述栅电极层图形化,从而形成栅堆叠,由此通过所述图形化暴露SiON侧壁和栅电极侧壁;在暴露的所述SiON侧壁上形成补充的氧化硅层;氮化所述补充层;在所述氮化以后,执行退火,由此形成包括N增强型SiON侧壁的退火的N增强型SiON栅电介质层;其中,沿着所述退火的N增强型SiON栅层的恒定厚度的线,在所述N增强型SiON侧壁处的氮浓度≥所述退火的N增强型SiON栅层的体内的氮浓度‑2at.%;以及在所述栅堆叠的相对侧上形成彼此间隔开的源极区和漏极区,从而定义所述栅堆叠下面的沟道区。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于德克萨斯仪器股份有限公司,未经德克萨斯仪器股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201180038178.X/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造