[发明专利]制造三维结构存储元件的方法及装置有效
| 申请号： | 201180048997.2 | 申请日： | 2011-10-06 |
| 公开（公告）号： | CN103155139A | 公开（公告）日： | 2013-06-12 |
| 发明（设计）人： | 赵星吉;金海元;禹相浩;申承祐;张吉淳;吴完锡 | 申请（专利权）人： | 株式会社EUGENE科技 |
| 主分类号： | H01L21/8247 | 分类号： | H01L21/8247;H01L27/115;H01L21/3065 |
| 代理公司： | 北京北翔知识产权代理有限公司 11285 | 代理人： | 洪玉姬;杨勇 |
| 地址： | 韩国京畿*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 根据本发明的一实施例，制造垂直结构存储元件的方法包括：在基底上交替层叠一个以上绝缘层和一个以上牺牲层的步骤；形成贯通所述绝缘层和所述牺牲层的贯通孔的步骤；形成填充所述贯通孔的图形的步骤；形成贯通所述绝缘层和所述牺牲层的开口的步骤；以及通过所述开口供给蚀刻剂而去除所述牺牲层的步骤。其中，所述层叠绝缘层的步骤包括向所述基底供给选自SiH4、Si2H6、Si3H8、Si4H10群中的一种以上气体而蒸镀第一氧化硅膜的步骤。所述层叠牺牲层的步骤包括向所述基底供给二氯硅烷（SiCl2H2）而蒸镀第二氧化硅膜的步骤。 | ||
| 搜索关键词： | 制造 三维 结构 存储 元件 方法 装置 | ||
【主权项】：
一种三维结构存储元件的制造方法，其特征在于，所述方法包括：在基底上交替层叠一个以上绝缘层和一个以上牺牲层的步骤；形成贯通所述绝缘层和所述牺牲层的贯通孔的步骤；形成填充所述贯通孔的图形的步骤；形成贯通所述绝缘层和所述牺牲层的开口的步骤；以及通过所述开口供给蚀刻剂而去除所述牺牲层的步骤，其中，所述层叠绝缘层的步骤包括向所述基底供给选自SiH4、Si2H6、Si3H8、Si4H10群中的一种以上气体而蒸镀第一氧化硅膜的步骤，所述层叠牺牲层的步骤包括向所述基底供给二氯硅烷（SiCl2H2）而蒸镀第二氧化硅膜的步骤。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社EUGENE科技，未经株式会社EUGENE科技许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201180048997.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
