[发明专利]叠层陶瓷电子元件及其制造方法有效
| 申请号： | 201180056784.4 | 申请日： | 2011-11-08 |
| 公开（公告）号： | CN103229260A | 公开（公告）日： | 2013-07-31 |
| 发明（设计）人： | 和田博之;平田阳介;平松隆;齐藤义人;辻英昭;鹈饲洋行 | 申请（专利权）人： | 株式会社村田制作所 |
| 主分类号： | H01G4/30 | 分类号： | H01G4/30;H01G4/12 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 樊建中 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种难以产生分层或龟裂且能较高地维持静电电容之叠层陶瓷电容器。本发明之叠层陶瓷电容器(11)包含具有叠层的多个陶瓷层(13)及位于陶瓷层(13)间之内部电极(14、15)的叠层体(12)，在内部电极(14、15)中，形成有由陶瓷构成之多个柱状物(22、23)，该等多个柱状物(22、23)自陶瓷层(13)与内部电极(14、15)之界面(20、21)向内部电极(14、15)中突出，但并未贯通于内部电极(14、15)之厚度方向。 | ||
| 搜索关键词： | 陶瓷 电子元件 及其 制造 方法 | ||
【主权项】：
一种叠层陶瓷电子元件，其包含叠层体，该叠层体具有层叠的多个陶瓷层及位于上述陶瓷层间的内部电极，在上述内部电极中，形成有由陶瓷构成的多个柱状物，柱状物的基端位于上述陶瓷层与上述内部电极的界面，且其顶端位于上述内部电极中，使上述内部电极从通过沿叠层方向研磨上述叠层体而获得的研磨剖面露出后，通过一面将焦点对准以化学蚀刻溶解并去除上述内部电极后的状态下的上述研磨剖面、一面使用电子显微镜进行观察的观察方法进行观察时，(1)上述柱状物的上述基端与上述陶瓷层接合，以上述基端与上述陶瓷层的接合点为基点时，上述顶端位于上述内部电极之厚度的20%以上且90%以下的范围内，(2)在自上述基端至上述顶端的50%以上的部分，上述柱状物的宽度为0.8μm以下，(3)在存在有各上述内部电极的部分，上述柱状物的存在比率是每10μm长度中为1个以上。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社村田制作所，未经株式会社村田制作所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201180056784.4/，转载请声明来源钻瓜专利网。
- 上一篇：电荷保持介质的制造方法
- 下一篇：信号处理设备、信号处理方法以及信号处理程序
