[发明专利]用于在编程期间减小存储器中的沟道与浮置栅极耦合的交替位线偏压有效
| 申请号： | 201180061301.X | 申请日： | 2011-10-13 |
| 公开（公告）号： | CN103348412A | 公开（公告）日： | 2013-10-09 |
| 发明（设计）人： | 迪潘舒·杜塔;杰弗里·W·卢策 | 申请（专利权）人： | 桑迪士克科技股份有限公司 |
| 主分类号： | G11C16/24 | 分类号： | G11C16/24;G11C16/34 |
| 代理公司： | 北京品源专利代理有限公司 11332 | 代理人： | 杨生平;钟锦舜 |
| 地址： | 美国得*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在非易失性存储系统中，通过减小相邻存储元件在接近同一编程脉冲处达到锁闭状态的概率来减小电容性耦合效应。诸如抬高位线电压的放慢措施可施加到与奇数号位线关联的字线的存储元件，而不施加到与偶数号位线关联的字线的存储元件。抬高位线电压在编程脉冲范围上施加，随后在一个或多个编程脉冲上步降至接地。其上施加放慢措施的编程脉冲的范围可被固定或者自适应地确定。当位线电压步降时，编程脉冲增量可被降低，随后增加。被编程到最高目标数据状态的存储元件可从放慢措施中排除。 | ||
| 搜索关键词： | 用于 编程 期间 减小 存储器 中的 沟道 栅极 耦合 交替 偏压 | ||
【主权项】：
一种用于对非易失性存储元件(1410‑1421)集合执行编程操作的方法，所述非易失性存储元件沿字线(WL2)被布置在各自位置，所述方法包括：执行多个编程验证迭代(800，808；802；804；806)，每个编程验证迭代包括在其中将编程脉冲(800，802，804，806)施加到字线的编程部分；并且在多个编程验证迭代中的至少第i个编程验证迭代的编程部分期间，基于在没有被锁闭编程的集合中的至少一个非易失性存储元件沿字线的位置，来确定所述至少一个非易失性存储元件是否要受到放慢措施，其中i是大于零的整数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于桑迪士克科技股份有限公司，未经桑迪士克科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201180061301.X/，转载请声明来源钻瓜专利网。
