[发明专利]减小的接触电阻的自对准接触金属化有效
| 申请号： | 201180075772.6 | 申请日： | 2011-12-20 |
| 公开（公告）号： | CN104011870A | 公开（公告）日： | 2014-08-27 |
| 发明（设计）人： | G·A·格拉斯;A·S·默西;T·加尼 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/28;H01L21/336 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 陈松涛;王英 |
| 地址： | 美国加*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了用于形成低接触电阻晶体管设备的技术。P型锗层设置在p型源极/漏极区和它们相应的接触金属之间，且n型III-V半导体材料层设置在n型源极/漏极区和它们相应的接触金属之间。n型III-V半导体材料层可具有小带隙(例如<0.5eV)和/或否则被掺杂以提供期望导电性，且p型锗层可被掺杂有例如硼。在III-V材料沉积在n型源极/漏极区和锗覆盖的p型源极/漏极区之上之后，回蚀工艺可被执行来利用在n型和p型区之间的高度差以使接触类型自对准并暴露在n型区之上的的p型锗并使在n型区之上的n型III-V材料变薄。所述技术可在平面和非平面晶体管架构上使用。 | ||
| 搜索关键词： | 减小 接触 电阻 对准 金属化 | ||
【主权项】：
一种半导体集成电路，包括：具有多个沟道区的衬底；在每个沟道区之上的栅极电极，其中栅极电介质层设置在每个栅极电极和对应的沟道区之间；在所述衬底中并相邻于对应的沟道区的p型源极/漏极区；在所述衬底中并相邻于对应的沟道区的n型源极/漏极区；在所述p型源极/漏极区的至少一部分上的p型锗层：在所述n型源极/漏极区的至少一部分上的n型III‑V半导体材料层；以及在所述p型锗层和所述n型III‑V半导体材料层中的每个层上的金属接触部。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201180075772.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
