[发明专利]CMMB比特解交织装置及方法在审
| 申请号： | 201210010283.9 | 申请日： | 2012-01-13 |
| 公开（公告）号： | CN103209047A | 公开（公告）日： | 2013-07-17 |
| 发明（设计）人： | 李刚 | 申请（专利权）人： | 上海华虹集成电路有限责任公司 |
| 主分类号： | H04L1/00 | 分类号： | H04L1/00 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 戴广志 |
| 地址： | 201203 上海*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种CMMB比特解交织装置，包括：输入序列缓冲器，用于输入数据的缓存并构造写入单口RAM阵列的数据格式；单口RAM阵列，用于存储所述输入序列缓冲器输出的数据，且为输出向量缓冲器提供所需的数据；输出向量缓冲器，用于缓存所述单口RAM阵列输出的解交织后的数据，为低密度奇偶校验码LDPC译码器提供所需的待译码数据；RAM地址生成器，用于生成向所述单口RAM阵列写入数据或从该单口RAM阵列读出数据时所需的对应的地址；控制器，控制整个CMMB比特解交织装置和该装置各组成部件的工作。本发明还公开了一种CMMB比特解交织方法。本发明能够减少硬件开销，节省大量的LDPC译码器的译码时间，提高LDPC译码器的工作效率。 | ||
| 搜索关键词： | cmmb 比特 交织 装置 方法 | ||
【主权项】：
一种CMMB比特解交织装置，其特征在于，包括：一输入序列缓冲器，用于输入数据的缓存并构造写入单口RAM阵列的数据格式；一单口RAM阵列，用于存储所述输入序列缓冲器输出的数据，且为输出向量缓冲器提供所需的数据；一输出向量缓冲器，用于缓存所述单口RAM阵列输出的解交织后的数据；按照低密度奇偶校验码LDPC译码器并行度和工作所要求的数据格式，将缓存的数据构造成低密度奇偶校验码LDPC译码器所需的输入向量格式，为低密度奇偶校验码LDPC译码器提供所需的待译码数据；一RAM地址生成器，用于生成向所述单口RAM阵列写入数据或从该单口RAM阵列读出数据时所需的对应的地址；一控制器，控制整个CMMB比特解交织装置和该装置各组成部件的工作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹集成电路有限责任公司，未经上海华虹集成电路有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210010283.9/，转载请声明来源钻瓜专利网。
