[发明专利]一种多通道多相滤波器中的缓存处理装置无效
申请号: | 201210016685.X | 申请日: | 2012-01-18 |
公开(公告)号: | CN102545831A | 公开(公告)日: | 2012-07-04 |
发明(设计)人: | 杨明;王新生;高桂香 | 申请(专利权)人: | 大唐移动通信设备有限公司 |
主分类号: | H03H17/00 | 分类号: | H03H17/00 |
代理公司: | 北京同达信恒知识产权代理有限公司 11291 | 代理人: | 刘松 |
地址: | 100083*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种多通道多相滤波器中的缓存处理装置,该装置包括一个控制模块、一个BRAM、一个触发模块、若干个寄存器、若干个系数存储器以及若干个级联的DSP模块,且寄存器、系数存储器及DSP模块的个数相同,且每级DSP模块对应不同的寄存器和系数存储器。在本发明中,BRAM的两个输出端口都用于向DSP模块输出数据,将系数存储于独立的系数存储器中,实现时只消耗逻辑资源;利用外加的若干个寄存器存储BRAM输出端口输出的数据,以供多相处理,此时,BRAM的每个输出端口可以为多个DSP模块提供缓存服务。因此,应用本发明,可以使得BRAM得到充分利用,从而减少BRAM的使用数量,节省BRAM资源。 | ||
搜索关键词: | 一种 通道 多相 滤波器 中的 缓存 处理 装置 | ||
【主权项】:
一种多通道多相滤波器中的缓存处理装置,其特征在于,该装置包括一个控制模块、一个块随机存取存储器BRAM、一个触发模块、若干个寄存器、若干个系数存储器以及若干个级联的数字信号处理DSP模块,且寄存器、系数存储器及DSP模块的个数相同,且每级DSP模块对应不同的寄存器和系数存储器,其中,所述控制模块,用于控制所述BRAM的两个输出端口顺序输出数据;所述BRAM,用于在所述控制模块的控制下,通过两个输出端口顺序向所有寄存器输出数据;所述触发模块,用于触发每个寄存器以及第一级DSP模块工作;每个寄存器,用于在被所述触发模块触发时存储所述BRAM输出的数据;每个系数存储器,用于存储设定系数;每级DSP模块,用于在被触发时,将从自身对应的寄存器获取的数据与从自身对应的系数存储器获取的设定系数相乘,然后进行数字化处理,且在自身不是最后一级DSP模块时,触发下一级DSP模块工作。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于大唐移动通信设备有限公司,未经大唐移动通信设备有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210016685.X/,转载请声明来源钻瓜专利网。
- 上一篇:一种通讯件连接头快速定位装配装置
- 下一篇:一种薄膜正反面可选择电晕处理系统