[发明专利]一键测试自动增益控制环路时间常数的方法无效
| 申请号： | 201210017888.0 | 申请日： | 2012-01-19 |
| 公开（公告）号： | CN102710228A | 公开（公告）日： | 2012-10-03 |
| 发明（设计）人： | 饶俊 | 申请（专利权）人： | 中国电子科技集团公司第十研究所 |
| 主分类号： | H03G3/20 | 分类号： | H03G3/20;G01R31/28 |
| 代理公司： | 成飞(集团)公司专利中心 51121 | 代理人： | 郭纯武 |
| 地址： | 610036 四川*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种一键测试自动增益控制环路时间常数的方法。利用本方法不需要使用仪器和人工操作，自动完成测试。本发明通过下述技术方案予以实现：首先针对设计在可编程门阵列芯片（FPGA）中的被测AGC环路，编制接收开始测试命令，改变被测自动增益控制（AGC）环路增益，产生一个判断AGC环路是否处于稳定状态的测试比较器和对被测AGC环路系统钟进行计数的计数器，完成对被测AGC环路时间常数的测试程序，在被测AGC环路模型上构建测试模型；再由测试比较器判断被测AGC环路输出的峰值功率Vout是否小于或大于设定的门限值Vref，然后将输出的计数值的结果上报给计算机计算出环路稳定时间，并显示结果。本发明可替代频谱仪测试信号幅度，测试AGC环路时间常数。 | ||
| 搜索关键词： | 测试 自动增益控制 环路 时间常数 方法 | ||
【主权项】：
一键测试自动增益控制环路时间常数的方法，具有如下技术特征：（1）针对设计在可编程门阵列芯片（FPGA）中的被测AGC环路，在FPGA中编制接收开始测试命令，改变被测自动增益控制（AGC）环路增益，产生一个判断AGC环路是否处于稳定状态的测试比较器和对被测AGC环路系统钟进行计数的计数器，完成对被测AGC环路时间常数的测试程序，在被测AGC环路模型上构建测试模型；（2）计算机通过CPCI、PCI、串口、网络与FPGA连接，向FPGA发出开始测试的控制命令，由上述测试比较器判断被测AGC环路输出的峰值功率Vout是否小于或大于设定的门限值Vref后，输出结束脉和计数值；然后将计数值的结果上报给计算机，计算机根据上报结果和被测AGC环路的系统钟计算出环路稳定时间，并显示结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第十研究所，未经中国电子科技集团公司第十研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210017888.0/，转载请声明来源钻瓜专利网。
- 上一篇：铰接式传感器支撑结构
- 下一篇：矿用千伏级双刀单断点空气式隔离换向开关
