[发明专利]一种现场可编程门阵列逻辑在线加载的方法和装置在审
| 申请号： | 201210034098.3 | 申请日： | 2012-02-15 |
| 公开（公告）号： | CN102609289A | 公开（公告）日： | 2012-07-25 |
| 发明（设计）人： | 刘霞忠;翟红健 | 申请（专利权）人： | 中兴通讯股份有限公司 |
| 主分类号： | G06F9/445 | 分类号： | G06F9/445;G06F13/38 |
| 代理公司： | 北京安信方达知识产权代理有限公司 11262 | 代理人： | 李健;龙洪 |
| 地址： | 518057 广东省深圳市南山*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种现场可编程门阵列逻辑在线加载的方法和装置，包括：主配置芯片将现场可编程门阵列(FPGA)的逻辑加载数据通过并行数据总线发送给与所述主配置芯片相连的可编程逻辑器件；所述可编程逻辑器件在通过并行数据总线接收到并行的逻辑加载数据后，将所述并行的逻辑加载数据转换为串行的逻辑加载数据发送给FPGA，并向所述FPGA发送串行加载时钟。本发明采用可编程逻辑器件将CPU送来的并行逻辑加载数据转换成高速串行逻辑加载数据，进行高速FPGA逻辑串行加载，大大提高了FPGA在线加载的速度，并且实现灵活方便，成本低廉。 | ||
| 搜索关键词： | 一种 现场 可编程 门阵列 逻辑 在线 加载 方法 装置 | ||
【主权项】：
一种现场可编程门阵列逻辑在线加载的方法，其特征在于，包括：主配置芯片将现场可编程门阵列(FPGA)的逻辑加载数据通过并行数据总线发送给与所述主配置芯片相连的可编程逻辑器件；所述可编程逻辑器件在通过并行数据总线接收到并行的逻辑加载数据后，将所述并行的逻辑加载数据转换为串行的逻辑加载数据发送给FPGA，并向所述FPGA发送串行加载时钟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中兴通讯股份有限公司，未经中兴通讯股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210034098.3/，转载请声明来源钻瓜专利网。
