[发明专利]一种单端操作的亚阈值存储单元电路

摘要

一种单端操作的亚阈值存储单元电路，设有两个PMOS管P1、P2及七个NMOS管N1～N7，P1及P2的体端均分别与各自的源级连接后与电源电压Vdd连接,七个NMOS管N1～N7的体端以及N1、N2、N7的源极均接地，N3的栅极与行写控制信号RWR连接，N4的栅极与列写控制信号CWR连接，N2与P2组成一个反相器，其输出端连接到N2和P2的栅极，其输入端连接到P1的漏极，N5的栅极与读字线RWL连接，N5的漏极与读位线RBL连接，N6的源级与写位线WBL连接，N6的栅极与写字线WWL连接。

主权项

一种单端操作的亚阈值存储单元电路，其特征在于：设有两个PMOS管P1、P2及七个NMOS管N1～N7，两个PMOS管P1及P2的体端均分别与各自的源级连接后与电源电压Vdd连接，PMOS管P1的漏极与NMOS管N3、N4、N6的漏极、NMOS管N2的栅极以及PMOS管P2的栅极连接在一起，PMOS管P1的栅极与NMOS管N1、N7的栅极、PMOS管P2的漏极以及NMOS管N2的漏极连接在一起，七个NMOS管N1～N7的体端以及NMOS管N1、N2、N7的源极均接地，NMOS管N1的漏极与NMOS管N3、N4的源级连接在一起，NMOS管N3的栅极连接行写控制信号RWR，NMOS管N4的栅极连接列写控制信号CWR，NMOS管N5的栅极连接读字线RWL，NMOS管N5的漏极连接读位线RBL，NMOS管N5的源极连接NMOS管N7的漏极，NMOS管N6的栅极连接写字线WWL，NMOS管N6的源极连接写位线WBL。