[发明专利]半导体器件

摘要

本发明涉及半导体器件。沟槽栅极垂直沟道型功率MOSFET具有低开态电阻的优点。随着小型化的发展，开态电阻的波动造成问题。另外，小型化中的结构限制也造成问题。这些问题不仅是单一功率MOSFET的问题，而且在通过在单一芯片上集成CMOS和这样的功率有源器件而获得的集成电路器件(诸如，利用类似结构的IGBT)中也是重要的问题。本发明提供了一种具有沟槽栅极垂直沟道型功率有源器件(诸如，沟槽栅极垂直沟道型功率MOSFET)的半导体器件，其中使层间绝缘膜的宽度几乎等于沟槽的宽度，并且源区的一部分由多晶硅部件构成。

主权项

一种半导体器件，包括：(a)半导体衬底，其具有第一主表面和第二主表面；(b)第一导电类型的漂移区，其设置在所述半导体衬底中；(c)有源区，其设置在所述第一主表面上；以及(d)多个单位单元区域，在平面地观看时其设置在所述有源区中，所述单位单元区域每一个都从所述第一主表面的上部穿过所述漂移区，并且包括：(d1)体区，其设置在所述漂移区中的在第一主表面一侧上的半导体衬底中，并且具有第二导电类型，所述第二导电类型是与所述第一导电类型相反的导电类型；(d2)沟槽，其设置在所述半导体衬底的第一主表面中，并且穿过所述体区到达所述漂移区；(d3)栅电极，其隔着栅极绝缘膜设置在所述沟槽中；(d4)层间绝缘膜，其设置在所述栅电极上；(d5)第一导电类型的衬底中源区，其设置在第一主表面一侧上但是在所述沟槽外部的半导体衬底的表面中，以便与所述栅极绝缘膜接触；(d6)多晶Si源区，其设置在所述层间绝缘膜的两侧上以便与所述衬底中源区的上部接触；以及(d7)金属源电极，其设置在所述半导体衬底的第一主表面上以便覆盖所述层间绝缘膜和所述多晶Si源区，其中所述层间绝缘膜的宽度和所述沟槽的宽度基本上相等。