[发明专利]嵌入逻辑电路的分离栅极式快闪存储器的制作方法

摘要

本发明提供了一种嵌入逻辑电路的分离栅极式快闪存储器的制作方法，利用此方法可将分离栅极式快闪存储器嵌入到高压电路与逻辑电路的外围电路中，可以在一块芯片上同时制作分离栅极式快闪存储器、高压电路、逻辑电路。在形成存储器的包括浮栅氧化层、浮置栅极、栅间介质层、控制栅极、硬掩膜层的堆叠结构之后，只需沉积两次多晶硅层、进行一次光刻胶层的图形化处理即可定义存储器字线栅极、擦除栅极的厚度，与现有技术中沉积三次多晶硅层、进行两次光刻胶层的图形化处理相比，本发明中的方法大大简化了制造工艺。另外，本发明中高压晶体管的栅介质层形成在存储器的堆叠结构之前，因此可利用热氧化生长法形成高质量的栅介质层。

主权项

一种嵌入逻辑电路的分离栅极式快闪存储器的制作方法，其特征在于，所述方法包括：提供半导体衬底，所述半导体衬底包括三个区域：用于形成分离栅极式快闪存储器的第一区域、用于形成高压电路的第二区域、用于形成逻辑电路的第三区域；在所述第一区域上形成一对彼此之间存在间距的由下至上依次包括浮栅氧化层、浮置栅极、栅间介质层、控制栅极、硬掩膜层的堆叠结构，同时，在第二区域上形成厚度与所述控制栅极厚度相等的多晶硅层；在形成有所述堆叠结构的半导体衬底上形成第一多晶硅层，然后，在半导体衬底第二区域、第三区域上形成缓冲氧化层，使第二区域上缓冲氧化层的表面不高于第一区域上堆叠结构的表面，接着在半导体衬底上形成第二多晶硅层，对形成有第二多晶硅层的半导体衬底进行平坦化处理，直至露出所述堆叠结构。