[发明专利]跨导运算放大器

摘要

本发明公开了一种跨导运算放大器，信号差分输入，差分输出，具有增益自举采用一对PNMOS管和NMOS管的单管结构，每一个单管都设置一辅助放大器。本发明通过采用单管的辅助放大器技术，能通过提高整体放大器的输出阻抗来提高放大器的增益，从而能达到提高跨导运算放大器增益的目的。同时，本发明所使用的辅助放大器电路与现有结构相比，本发明的辅助放大器的结构简单、容易实现，减小了辅助放大器的多路偏置，能减小功耗，以及具有频率特性好，能实现高速，宽带的功能。

主权项

一种跨导运算放大器，其特征在于，包括：第一NMOS管(M1)和第二NMOS管(M2)，所述第一NMOS管(M1)和所述第二NMOS管(M2)的栅极作为跨导运算放大器的一对差分输入信号的输入端；所述第一NMOS管(M1)和所述第二NMOS管(M2)的源极都和第九NMOS管(M9)的漏极连接在一起；所述第九NMOS管(M9)的源极接地，所述第九NMOS管(M9)的栅极接第一偏置电压(VN1)；第三NMOS管(M3)、第四NMOS管(M4)、第五PMOS管(M5)和第六PMOS管(M6)，所述第三NMOS管(M3)的源极和所述第一NMOS管(M1)的漏极连接、所述第四NMOS管(M4)的源极和所述第二NMOS管(M2)的漏极连接；所述第三NMOS管(M3)的漏极和所述第五PMOS管(M5)的漏极连接并作为所述跨导运算放大器的一对差分输出信号的一个输出端，所述第四NMOS管(M4)的漏极和所述第六PMOS管(M6)的漏极连接并作为所述跨导运算放大器的一对差分输出信号的另一个输出端；所述第五PMOS管(M5)的源极连接第七PMOS管(M7)的漏极，所述第六PMOS管(M6)的源极连接第八PMOS管(M8)的漏极，所述第七PMOS管(M7)和所述第八PMOS管(M8)的源极都连接，所述第七PMOS管(M7)和所述第八PMOS管(M8)的栅极都连接第五偏置电压(VP2)；第十NMOS管(M10)、第十二NMOS管(M12)和第十三NMOS管(M13)和第一电流源(Idc1)、第二电流源(Idc2)形成第一辅助放大器用于增大所述第三NMOS管(M3)的输出电阻；所述第十NMOS管(M10)的漏极和所述第三NMOS管(M3)的栅极连接，所述第一电流源(Idc1)连接于 电源(Vdd)和所述第十NMOS管(M10)的漏极之间，所述第十NMOS管(M10)的栅极连接第二偏置电压(VN2)，所述第十NMOS管(M10)和所述第十三NMOS管(M13)的源极都和所述第十二NMOS管(M12)的漏极相连；所述第十二NMOS管(M12)的源极接地，所述第十二NMOS管(M12)的栅极接所述第一偏置电压(VN1)；所述第十三NMOS管(M13)的栅极、所述第一NMOS管(M1)的漏极和第十一NMOS管(M11)的漏极连接在一起，所述第十三NMOS管(M13)的漏极连接所述第二电流源(Idc2)的第二端，所述第二电流源(Idc2)的第一端接电源(Vdd)；所述第十一NMOS管(M11)的源极接地，所述第十一NMOS管(M11)的栅极接所述第一偏置电压(VN1)；第十四NMOS管(M14)的漏极连接所述第二电流源(Idc2)的第二端，所述第十四NMOS管(M14)的源极接地，所述第十四NMOS管(M14)的栅极接第三偏置电压(VN3)；第十六NMOS管(M16)、第十七NMOS管(M17)和第十八NMOS管(M18)和第三电流源(Idc3)、第二电流源(Idc2)形成第二辅助放大器用于增大所述第四NMOS管(M4)的输出电阻；所述第十七NMOS管(M17)的漏极和所述第四NMOS管(M4)的栅极连接，所述第三电流源(Idc3)连接于电源(Vdd)和所述第十七NMOS管(M17)的漏极之间，所述第十七NMOS管(M17)的栅极连接所述第二偏置电压(VN2)，所述第十七NMOS管(M17)和所述第十八NMOS管(M18)的源极都和所述第十六NMOS管(M16)的漏极相连；所述第十六NMOS管(M16)的源极接地，所述第十六NMOS管(M16)的栅极接所述第一偏置电压(VN1)；所述第十八NMOS管(M18)的栅极、所述第二NMOS管(M2)的漏极和第十五NMOS管(M15)的漏极连接在一 起，所述第十八NMOS管(M18)的漏极连接所述第二电流源(Idc2)的第二端；所述第十五NMOS管(M15)的源极接地，所述第十五NMOS管(M15)的栅极接所述第一偏置电压(VN1)；第十九PMOS管(M19)、第二十PMOS管(M20)和第二十一PMOS管(M21)和第四电流源(Idc4)、第五电流源(Idc5)形成第三辅助放大器用于增大所述第五PMOS管(M5)的输出电阻；所述第二十PMOS管(M20)的漏极和所述第五PMOS管(M5)的栅极连接，所述第四电流源(Idc4)连接于地和所述第二十PMOS管(M20)的漏极之间，所述第二十PMOS管(M20)的栅极连接第四偏置电压(VP1)，所述第二十PMOS管(M20)和所述第十九PMOS管(M19)的源极都和所述第二十一PMOS管(M21)的漏极相连；所述第二十一PMOS管(M21)的源极接电源(Vdd)，所述第二十一PMOS管(M21)的栅极接所述第五偏置电压(VP2)；所述第十九PMOS管(M19)的栅极和所述第五PMOS管(M5)的源极相连，所述第十九PMOS管(M19)的漏极连接所述第五电流源(Idc5)的第二端，所述第五电流源(Idc5)的第一端接地；第二十五NMOS管(M25)的漏极连接所述第五电流源(Idc5)的第二端，所述第二十五NMOS管(M25)的源极接电源(Vdd)，所述第二十五NMOS管(M25)的栅极接第六偏置电压(VP3)；第二十二PMOS管(M22)、第二十三PMOS管(M23)和第二十四PMOS管(M24)和第六电流源(Idc6)、第五电流源(Idc5)形成第四辅助放大器用于增大所述第六PMOS管(M6)的输出电阻；所述第二十三PMOS管(M23)的漏极和所述第六PMOS管(M6)的栅极连接，所述第六电流源(Idc6)连接于地和所述第二十三PMOS管(M23)的漏极之间，所述第二十三PMOS 管(M23)的栅极连接第四偏置电压(VP1)，所述第二十三PMOS管(M23)和所述第二十二PMOS管(M22)的源极都和所述第二十四PMOS管(M24)的漏极相连；所述第二十四PMOS管(M24)的源极接电源(Vdd)，所述第二十四PMOS管(M24)的栅极接所述第五偏置电压(VP2)；所述第二十二PMOS管(M22)的栅极和所述第六PMOS管(M6)的源极相连，所述第二十二PMOS管(M22)的漏极连接所述第五电流源(Idc5)的第二端。