[发明专利]在基板中形成沟槽的方法在审
申请号: | 201210093060.3 | 申请日: | 2012-03-31 |
公开(公告)号: | CN103367224A | 公开(公告)日: | 2013-10-23 |
发明(设计)人: | 陈东郁;王志荣 | 申请(专利权)人: | 联华电子股份有限公司 |
主分类号: | H01L21/76 | 分类号: | H01L21/76 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
地址: | 中国台湾新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开一种在基板中形成沟槽的方法。其首先在一基板上形成一第一图案化掩模层,第一图案化掩模层具有一第一沟槽。接着在基板上全面形成一物质层,物质层共形地沿着该第一沟槽形成。然后在物质层上形成一第二图案化掩模层,以填满第一沟槽。接着移除部分的物质层,而保留位于第二图案化掩模层与基板之间的物质层,以形成一第二沟槽。最后,以第一图案化掩模层以及第二图案化掩模层为掩模进行一蚀刻制作工艺。 | ||
搜索关键词: | 基板中 形成 沟槽 方法 | ||
【主权项】:
一种在基板中形成沟槽的方法,包含:提供一基板;在该基板上形成一第一图案化掩模层,该第一图案化掩模层具有一第一沟槽;在该基板上全面形成一物质层,该物质层共形地沿着该第一沟槽的一底面以及至少一侧壁形成;在该物质层上形成一第二图案化掩模层,该第二图案化掩模层填满该第一沟槽;移除部分的该物质层,而保留位于该第二图案化掩模层以及该基板之间的该物质层,使得该第一图案化掩模层以及该第二图案化掩模层之间形成至少一第二沟槽;以及形成该第二沟槽后,以该第一图案化掩模层以及该第二图案化掩模层为掩模进行一蚀刻制作工艺。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司,未经联华电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210093060.3/,转载请声明来源钻瓜专利网。
- 上一篇:用于狭窄作业空间的挖掘机
- 下一篇:混凝土底板和地下连续墙连接处防水构造
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造