[发明专利]NMOS晶体管及MOS晶体管的形成方法有效
| 申请号： | 201210093395.5 | 申请日： | 2012-03-31 |
| 公开（公告）号： | CN103367155A | 公开（公告）日： | 2013-10-23 |
| 发明（设计）人： | 鲍宇 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/28;H01L21/265 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种NMOS晶体管及MOS晶体管的形成方法，其中所述NMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有NMOS晶体管；在所述半导体衬底上形成拉应力的氮化硅层，所述拉应力的氮化硅层覆盖所述NMOS晶体管的栅极侧壁和顶部表面；在拉应力的氮化硅层上形成保护层，所述保护层露出NMOS晶体管栅极的顶部表面的拉应力的氮化硅层；对所述NMOS晶体管的栅极的顶部表面的拉应力的氮化硅层进行等离子体处理，提高NMOS晶体管的栅极的顶部表面的拉应力的氮化硅层的杨氏模量；去除保护层。本发明实施例提高了拉应力层中的应力。 | ||
| 搜索关键词： | nmos 晶体管 mos 形成 方法 | ||
【主权项】：
一种NMOS晶体管的形成方法，其特征在于，包括步骤：提供半导体衬底，所述半导体衬底上形成有NMOS晶体管；在所述半导体衬底上形成拉应力的氮化硅层，所述拉应力的氮化硅层覆盖所述NMOS晶体管的栅极侧壁和顶部表面；在拉应力的氮化硅层上形成保护层，所述保护层露出NMOS晶体管栅极的顶部表面的拉应力的氮化硅层；对所述NMOS晶体管的栅极的顶部表面的拉应力的氮化硅层进行等离子体处理，提高NMOS晶体管的栅极的顶部表面的拉应力的氮化硅层的杨氏模量；去除保护层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210093395.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种二极管芯片制备工艺
- 下一篇：高介电常数金属栅极制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
