[发明专利]一种形成双应力层氮化硅薄膜的方法无效
| 申请号： | 201210093939.8 | 申请日： | 2012-03-31 |
| 公开（公告）号： | CN102610513A | 公开（公告）日： | 2012-07-25 |
| 发明（设计）人： | 徐强 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/31 | 分类号： | H01L21/31 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 陆花 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出一种形成双应力层氮化硅薄膜的方法，在沉积高拉和高压应力氮化硅应力层之前，预先沉积拉和压应力的二氧化硅缓冲层，并分别对N/PMOS进行选择性的蚀刻。采用该方法制备的双应力层，能够提高N/PMOS的电迁移率，从而改善器件性能。 | ||
| 搜索关键词： | 一种 形成 应力 氮化 薄膜 方法 | ||
【主权项】：
一种形成双应力层氮化硅薄膜的方法，其特征在于，所述方法包括下列步骤：提供具有N/PMOS晶体管的衬底；在所述结构上沉积具有拉应力的第一氧化硅缓冲层；在所述结构上沉积具有高拉应力的第一氮化硅应力层；对PMOS区域进行光刻以及蚀刻，去除该区域的第一氮化硅应力层和第一氧化硅缓冲层；在所述结构上沉积具有压应力的第二氧化硅缓冲层；在所述结构上沉积具有高压应力的第二氮化硅应力层；对NMOS区域进行光刻以及蚀刻，去除该区域的第二氮化硅应力层和第二氧化硅缓冲层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210093939.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
