[发明专利]雷达信号处理机中的截位电路及其截位方法

摘要

本发明公开了一种雷达信号处理机中的截位电路及其方法，主要解决现有雷达信号处理中脉冲压缩和动目标检测截位模块精度低的问题。本发明包括归一化单元、选大单元和截取单元；归一化单元利用反相器、累加器和二选一多路选择器实现对输入数据的归一化，其输出数据作为选大单元的输入数据；选大单元使用二输入或门、数据寄存器、二选一多路选择器、二十五选一多路选择器和计数器来实现对一组输入数据中的最大数据中最高非零位的位数的选择，并将该选择结果作为截取单元的输入数据；截取单元使用二选一多路选择器、计数器、数据寄存器和十二选一多路选择器来实现对输入数据的截位。本发明相对于传统方法具有截位精度高的优点，可用于雷达信号处理。

主权项

一种雷达信号处理机中的截位电路，其特征在于，它包括：归一化单元、选大单元和截取单元；所述归一化单元，包括反相器(1)、累加器(2)和第一二选一多路选择器(3)；反相器(1)用于对输入数据D进行取反，取反后的数据进入累加器(2)；累加器(2)对该数据进行加1，得到补码数据R；第一二选一多路选择器(3)根据输入数据D的最高位选择输出数据，如果输入数据D的最高位为1，则第一二选一多路选择器(3)的输出数据为R，否则第一二选一多路选择器(3)的输出数据为D；所述选大单元，包含二输入或门(4)、第一数据寄存器(5)、第二二选一多路选择器(6)、二十五选一多路选择器(7)和第一计数器(8)；二输入或门(4)对当前脉冲重复周期PRT内所有数据取或后，通过第一数据寄存器(5)输出寄存操作的结果P给二十五选一多路选择器(7)，并将寄存结果P反馈给二输入或门(4)；第二二选一多路选择器(6)根据第一计数器(8)的值选择输出数据Q；第一计数器(8)对脉冲重复周期PRT内输入数据的个数进行计数；二十五选一多路选择器(7)根据输出数据Q的值，选出Q的最高非零位所在的位置n，n为自然数，0≤n≤25；所述截位单元，包含第三二选一多路选择器(9)、第二计数器(10)、第二数据寄存器(11)和十二多选一多路选择器(12)；第二计数器(10)对脉冲重复周期PRT内输入数据的个数进行计数；第三二选一多路选择器(9)根据第二计数器(10)的值选择输出数据，如果第二计数器(10)的值等于脉冲重复周期PRT内数据的个数，则输出数据m为选大单元的输出结果n，否则输出数据m为该第三二选一多路选择器(9)的输出值经过第二数据寄存器(11)寄存之后的反馈值r；该第三二选一多路选择器(9)的输出数据m作为十三选一多路选择器(12)的选择信号，如果m＝24或者m＝25，则该十三选一多路选择器(12)输出结果为归一化单元输入数据D的前16位；如果14≤m≤23，则输出结果的最高位为归一化单元输入数据D的最高位，输出结果的后15位为归一化单元输入数据D的第m+1位到m‑13位；如果0≤m≤13，则输出结果的最高位为归一化单元输入数据D的最高位，输出结果的后15位为归一化单元输入数据D的后15位。