[发明专利]低密度奇偶校验码LDPC编码处理方法及装置无效
| 申请号： | 201210145481.6 | 申请日： | 2012-05-10 |
| 公开（公告）号： | CN103391104A | 公开（公告）日： | 2013-11-13 |
| 发明（设计）人： | 张兵峰 | 申请（专利权）人： | 中兴通讯股份有限公司 |
| 主分类号： | H03M13/11 | 分类号： | H03M13/11 |
| 代理公司： | 北京康信知识产权代理有限责任公司 11240 | 代理人： | 余刚;梁丽超 |
| 地址： | 518057 广*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种低密度奇偶校验码LDPC编码处理方法及装置，该方法包括，采用根据LDPC的母码矩阵的行数确定随机存储器RAM的个数；依据每次输入的信息比特以及每次从母码矩阵每行所对应的RAM的RAM单元中读取的数据比特，依次针对母码矩阵中每行信息位的值，迭代写入每行所对应的RAM的RAM单元中；直到每行中的最后一个信息位，输出每行所对应的RAM的RAM单元中存储的数据比特，通过本发明，解决了现有技术中的LDPC编码存在编码效率低下，适用场合狭窄，以及对应的编码器结构复杂，浪费资源的问题，进而达到了延迟小、结构简单、吞吐量大以及通用性较好的效果。 | ||
| 搜索关键词： | 密度 奇偶 校验码 ldpc 编码 处理 方法 装置 | ||
【主权项】：
一种低密度奇偶校验码LDPC编码处理方法，其特征在于，包括：根据所述LDPC的母码矩阵的行数确定随机存储器RAM的个数；依据每次输入的信息比特以及每次从所述母码矩阵每行所对应的RAM的RAM单元中读取的数据比特，依次针对所述母码矩阵中每行信息位的值，迭代写入每行所对应的RAM的RAM单元中；直到每行中的最后一个信息位，输出所述每行所对应的RAM的RAM单元中存储的数据比特。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中兴通讯股份有限公司，未经中兴通讯股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210145481.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种通用型微流控芯片固定装置
- 下一篇：一种侧流式芯片及其接头装置
- 同类专利
- 专利分类
